资源列表

« 1 2 ... .21 .22 .23 .24 .25 1826.27 .28 .29 .30 .31 ... 4311 »

[VHDL编程qdesigns

说明:关于Altera公司FPGA编程的一些常用实例代码.-on Altera FPGA programming examples of some commonly used code.
<Newton81> 在 2025-04-25 上传 | 大小:87kb | 下载:0

[VHDL编程pluse_delay

说明: 利用VHDL语言实现单稳触发电路,稳态时间为系统时钟的整数倍。-using VHDL-trigger circuit stability, steady time for the whole system clock several times.
<david> 在 2025-04-25 上传 | 大小:87kb | 下载:0

[VHDL编程USB_2-0_Host_IP_Core

说明:this come from alter ,you can look and find it on line about USB
<fff> 在 2025-04-25 上传 | 大小:87kb | 下载:0

[VHDL编程double_RAM

说明:在modolsim平台下仿真完成了一个双端口RAM的实现,希望有用。-Simulation platform in modolsim completed a dual-port RAM realize the hope that useful.
<陈曦> 在 2025-04-25 上传 | 大小:87kb | 下载:0

[VHDL编程jishu

说明:FPGA里面的计数器相关资料及程序汇总大全-Counter inside the FPGA and procedures related to information aggregation Guinness
<11> 在 2025-04-25 上传 | 大小:87kb | 下载:0

[VHDL编程3970988VHDL

说明:关于VHDL中常常会用到的一些小程序,代码效率很高,值得推荐。-About VHDL often used in a number of small procedures, the code efficient, it is recommend.
<wang> 在 2025-04-25 上传 | 大小:87kb | 下载:0

[VHDL编程can

说明:基于Verilog HDL 的一个CAN总线IP核。-Based on Verilog HDL a CAN bus IP core.
<戴求淼> 在 2025-04-25 上传 | 大小:87kb | 下载:0

[VHDL编程pipelined_fft_64_latest.tar

说明:pipelined fft 64 latest OK
<Zero> 在 2025-04-25 上传 | 大小:86kb | 下载:0

[VHDL编程DM5_VGA_img_C5H

说明: 基于FPGA的VGA输入采集工程示例,是基于ALTERA公司的CycloneⅡ的EP2C5芯片,具有一定的参考价值。-VGA input sample collection project based FPGA is based on the company s CycloneⅡ of EP2C5 ALTERA chip, has a certain reference value.
<安庆隆> 在 2025-04-25 上传 | 大小:86kb | 下载:0

[VHDL编程Simple-design-of-traffic-lights

说明:交通灯的显示有很多方式,如十字路口、丁字路口等,而对于同一个路口又有很多不同的显示要求,比如十字路口,车子如果只要东西和南北方向通行就很简单,而如果车子可以左右转弯的通行就比较复杂,本实验仅针对最简单的南北和东西直行的情况。-Traffic lights show there are many ways, such as intersections, T-junction, etc., and for the same intersec
<li> 在 2025-04-25 上传 | 大小:86kb | 下载:0

[VHDL编程NC-divider-design

说明:1、 学习数控分频器的设计、分析和测试方法。 2、 了解和掌握分频电路实现的方法。 3、 掌握EDA技术的层次化设计方法。 -NC divider design
<漆广文> 在 2025-04-25 上传 | 大小:86kb | 下载:0

[VHDL编程VERILOG

说明:基础的几个verilog代码实现,讲到case和task的使用。(basic verilog,use case and task ,very usual, i want some help to achieve the design of delta and sigma fractional_n divider.)
<sana00> 在 2025-04-25 上传 | 大小:86kb | 下载:1
« 1 2 ... .21 .22 .23 .24 .25 1826.27 .28 .29 .30 .31 ... 4311 »

源码中国 www.ymcn.org