[VHDL编程] pinlvji 频率计VHDL编程

说明：频率计VHDL编程。设计一个4位数字显示的十进制频率计，其测量范围为1MHz，测量值通过4个数码管显示以8421BCD码形式输出，可通过开关实现量程控制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)； 当输入信号的频率大于相应量程时，有溢出显示。 -Cymometer VHDL programming. Design of a 4-digit decima
<testsb> 在 2012-01-11 上传 | 大小：88.05kb | 下载：0

[VHDL编程] vhdlvga

说明：Language writes with VHDL demonstrates the design on the monitor the source program用VHDL 语言写的在显示器上显示图案的程序-writes with VHDL Language demonstrates th e design on the monitor program with the source VHDL The language was on
<jerry> 在 2025-04-25 上传 | 大小：89kb | 下载：0

[VHDL编程] VH_SYN

说明：标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合-Standard television signal to generate the synchronization procedures, the use of VHDL and schematic diagram, using Quartus integrated
<蔡有才> 在 2025-04-25 上传 | 大小：89kb | 下载：0

[VHDL编程] SoC_WishboneSystem

说明：SoC-Wishbone System IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。-SoC-Wishbone System IP core VHDL language source code, the need for the development environment is QUARTUS II 6.0.
<周华茂> 在 2025-04-25 上传 | 大小：89kb | 下载：0

[VHDL编程] 48_fir

说明：本次设计的数字基带成形滤波器参照IS-95标准进行设计，对输入信号进行4倍过采。IS-95标准为：其中通带频率为590Khz，通带的链波大小1.5dB，截止带的频率为740Khz，截止带的衰减量为40dB，传输的数据率为1.2288Mhz，传输的频宽为1.25Mhz。-The design of the digital base-band shaping filter with reference to IS-95 standard d
<刘强> 在 2025-04-25 上传 | 大小：89kb | 下载：0

[VHDL编程] elock.555.pdf

说明：单片机的电子密码锁，主要用的是电子电路的知识，要下的朋友请注意一下。-Single-chip electronic locks, mainly used in electronic circuit knowledge, it is necessary to Friend Please note that under the click.
<李里> 在 2025-04-25 上传 | 大小：89kb | 下载：0

[VHDL编程] 7led

说明：dp_xiliux 的 CPLD Verilog设计实验,7个LED演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, 7 LED demo. code test.
<pp> 在 2025-04-25 上传 | 大小：89kb | 下载：0

[VHDL编程] write_rd

说明：关于VHDL的 关于DSP的 emif-On VHDL on the DSP s EMIF
<hanmy> 在 2025-04-25 上传 | 大小：89kb | 下载：0

[VHDL编程] verilogexample48

说明：some example for verilog design
<cnc303> 在 2025-04-25 上传 | 大小：89kb | 下载：0

[VHDL编程] F42x0

说明：VHDL_教程 VHDL_教程-VHDL_ Tutorial Tutorial VHDL_
<5445> 在 2025-04-25 上传 | 大小：89kb | 下载：0

[VHDL编程] modelsim

说明：SOPC Builder创建的CPU，能够满足简单的VHDL软件仿真-SOPC Builder to create the CPU, to meet the simple VHDL software simulation
<roger> 在 2025-04-25 上传 | 大小：89kb | 下载：0

[VHDL编程] fenpin4

说明：使用fpga实现四分频，将单一频率信号的频率降低为原来的1/4。(Using FPGA to achieve four frequency division, the frequency of a single frequency signal is reduced to the original 1/4.)
<新手玩家> 在 2025-04-25 上传 | 大小：88kb | 下载：0