[VHDL编程] adder_csa

说明：carry select adder in verilog
<Eric> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 2-Decimal-BCD-Decoder

说明：二-十进制BCD译码器，就是用VDHL编写的将二进制转化为十进制的BCD译码器-2- Decimal BCD Decoder, is to use VDHL written into the binary decimal BCD decoder
<易云箫> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] yimaqi

说明：计数型数码管译码器的设计，其与CD40110具有相同的功能-Counting the design of digital control decoder, which has the same function with the CD40110
<易云箫> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] mux_casez

说明：用verlog写的复用器，16选1 简单但很实用-Written with verlog multiplexer, 16 selected a simple but very useful
<xiaoxuebing> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd

说明：128*64点阵液晶显示控制器时钟模块，quartus II 运行-128* 64 dot matrix LCD controller clock module, quartus II run
<leisixinyang> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] GP_REG_3R1W_64X64

说明：64X64 bits SRAM 模型 64 X64 bits SRAM 模型-SRAM Models
<joe> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] gen_ecc

说明：ecc generator Error Correction Coding -ecc generator Error Correction Coding
<xing> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：verilog实现的按键控制的串口简单收发通信-verilog implementation simple keypad control, serial communication transceiver
<龚俊杰> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] div_n

说明：verilog占空比50奇偶任意 奇偶任意分频器！包括测试代码-verilog random duty cycle of 50 odd parity arbitrary divider! Including test code
<龚俊杰> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] PCK_CRC16_D1

说明：CRC源代码，VHDL文件，可供参考，16位的-CRC source code, VHDL files, for reference, 16-bit
<ly> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] bin_bcd

说明：verilog实现的而进制转BCD码的源码-verilog implementation of the binary code of the source switch BCD
<龚俊杰> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 16bitADC

说明：verilog实现的16位模数转换器参考源代码-verilog to achieve 16-bit ADC reference source code
<龚俊杰> 在 2024-11-16 上传 | 大小：1kb | 下载：0