资源列表
[VHDL编程] counter_johnson
说明:基于FPGA,CPLD嵌入式系统的Verilog语言,用于实现Johnson计数器。-base on the FPGA or DPLD,to complement the Johnson counter.<詹胤> 在 2025-03-18 上传 | 大小:59kb | 下载:0
[VHDL编程] ug947-vivado-partial-reconfiguration-tutorial(1).
说明:tcl partial reconfig synthesis code<shyam s> 在 2025-03-18 上传 | 大小:59kb | 下载:0
[VHDL编程] MedianFilter33
说明:基于3x3窗口的FPGA 调试好使的中值滤波程序,-Debugging that median filtering program<FLL> 在 2025-03-18 上传 | 大小:59kb | 下载:0
[VHDL编程] EDA-miaobiao
说明:EDA课程设计,作为秒计数器的系统时钟512Hz,秒表计数为两位BCD计数,具有减计数和加计数功能-EDA curriculum design, as the seconds counter system clock 512Hz, stopwatch count as two BCD counting, counting and processing has reduced counting function<露露> 在 2025-03-18 上传 | 大小:59kb | 下载:0
[VHDL编程] S3_SW_PB_NEW
说明:设计一个通过按键( PD)和拨码开关( SW)来控制 LED 灯的实验 本实验是利用底板上的按键及拨码开关来实现对 LED 灯的控制,其中对应关系为SW1—SW6 分别对应 DD1—DD6,PD1—PD8 分别对应 DD1—DD8。-Design is controlled by a key (PD) and a DIP switch (SW) LED lamp experiment this experiment is the us<赵厉> 在 2025-03-18 上传 | 大小:59kb | 下载:0
[VHDL编程] jpeg-coder
说明:EV_JPEG_ENC core is intended to encode raw bitmap images into JPEG compliant coded bit stream. JPEG baseline encoding method is used.<aa> 在 2025-03-18 上传 | 大小:59kb | 下载:0
[VHDL编程] Design-matrix-keyboard-
说明:1、了解普通4×4键盘扫描的原理。 2、进一步加深七段码管显示过程的理解。 3、了解对输入/输出端口的定义方法。 -Design matrix keyboard interface circuit<漆广文> 在 2025-03-18 上传 | 大小:59kb | 下载:0
[VHDL编程] tinycpufiles
说明:TinyCPU源码,使用Verilog编写的资源占用极少的CPU。Quartus工程,可跑在Altera MAXII CPLD上,也很方便移植到其他FPGA上。CPU使用200个逻辑单元,外设(SPI,LCD等)使用180个逻辑单元。 内含汇编编译器源码(VC2008),可编译CPU对应的汇编文件。-The sourcecode of TinyCPU, which only consumed very few logical cel<肖海云> 在 2025-03-18 上传 | 大小:59kb | 下载:0
[VHDL编程] fft fpga
说明:please copy this file very very good source code!!!!<jmc1988625 > 在 2025-03-18 上传 | 大小:59kb | 下载:0