[VHDL编程] VHDL_Examples_for_education

说明：VHDL代码编程,集合了众多优秀的实例,胜过任何一本书的例子,作为教学或程序开发中调用非常合适!-VHDL code programming, a combination of a large number of outstanding examples are better than any one book's examples, as a teaching program or call very appropriate!
<赵康> 在 2025-03-17 上传 | 大小：58kb | 下载：0

[VHDL编程] VHDL.sheji.2

说明：电子时钟VHDL程序与仿真 10进制计数器设计与仿真 6进制计数器设计与仿真-electronic clock procedures and VHDL simulation Decimal counter design and simulation of six NUMBER Design and Simulation
<少龙> 在 2025-03-17 上传 | 大小：58kb | 下载：0

[VHDL编程] vhdl-2

说明：
<lileiming> 在 2025-03-17 上传 | 大小：58kb | 下载：0

[VHDL编程] Xilinx_ISE

说明：picoblaze实现交通灯控制的完整工程文件，xilinx fpga实现-picoblaze traffic lights to achieve complete control of the project documents, achieving xilinx fpga
<jihuijie> 在 2025-03-17 上传 | 大小：58kb | 下载：0

[VHDL编程] shift111

说明：本程序实现数字的前向或者后向移动功能，大家可以参考以下-the program prior to the figures, or after moving to function, we can refer to the following
<龙小军> 在 2025-03-17 上传 | 大小：58kb | 下载：0

[VHDL编程] verilog_hdl

说明：多个verilog语言的例子，适合初学verilog者-A number of examples of Verilog language, suitable for beginners who Verilog
<张云> 在 2025-03-17 上传 | 大小：58kb | 下载：0

[VHDL编程] hdl

说明：对 VHDL Verilog 和Systemverilog的详细对比，对与初学者十分有益！-VHDL Verilog and SystemVerilog for detailed comparison with the very useful for beginners!
<wizard> 在 2025-03-17 上传 | 大小：58kb | 下载：0

[VHDL编程] FPGA

说明：HDTV视频内容创作的繁荣以及在带宽受限的广播信道环境中传送这些视频内容的方法，不断催生新的视频压缩标准和相关视频图像处理设备。-HDTV video content creation and prosperity as well as bandwidth-constrained environment of the broadcasting channel to send video content of these methods,
<chenqunqin> 在 2025-03-17 上传 | 大小：58kb | 下载：0

[VHDL编程] clkdivverilog

说明：使用verilog 计数50次 实现50分频，以此类推，分频器-clkdiv using verilog，
<sui> 在 2025-03-17 上传 | 大小：57kb | 下载：0

[VHDL编程] Demultiplexing-200-MHz-Data-Streams

说明：Modern serial data protocols (e.g., FireWire, SONET, ATM, T4) sometimes require clocks that are faster than maximum FPGA global clock speeds. To solve this problem, the incoming clock (200 MHz in the example be
<kiam> 在 2025-03-17 上传 | 大小：57kb | 下载：0

[VHDL编程] CCIR656-encoder

说明：a source code of CCIR656 encoder in verilog HDL with corresponding testbench and a snapchat of the resulting waveform-a source code of CCIR656 encoder in verilog HDL with corresponding testbench and a snapchat of the re
<kevin> 在 2025-03-17 上传 | 大小：57kb | 下载：0

[VHDL编程] 二进制码变换单元设计

说明：该份实验报告是利用Verilog语言实现二进制码变换单元的设计(The experimental report is the use of Verilog language binary code conversion unit design)
<suesue > 在 2025-03-17 上传 | 大小：57kb | 下载：0