[VHDL编程] ASK--vhdl

说明：ASK调制与解调VHDL程序及仿真 ask的调制解调使用VHDL语言-ASK modulation and demodulation process and VHDL simulation ask modulation and demodulation using VHDL language
<刘珊> 在 2025-03-12 上传 | 大小：41kb | 下载：0

[VHDL编程] Verilog-language--de-CPU

说明：基于verilog语言的FPGA开发，平台在QuartusII上，对SDRAM的读写-Verilog language based FPGA development platform on QuartusII, the SDRAM read and write
<宋雪涛> 在 2025-03-12 上传 | 大小：41kb | 下载：0

[VHDL编程] XU-LIE-JIAN-CE-QI

说明：用状态机实现序列检测器的源代码，用maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-State of mind achieved with a sequence detector source code, run the software with maxplus Pin has been configured, the chip is EP1K30TC144-3
<邱海涛> 在 2025-03-12 上传 | 大小：41kb | 下载：0

[VHDL编程] cai-yang-dian-lu-shi-xian-ADC0809

说明：用状态机对ADC0809的采样控制电路的实现的源代码，用maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-State machine to achieve ADC0809 sampling control circuit of the source code, run the software with maxplus Pin has been configured, the chip is EP1K30TC14
<邱海涛> 在 2025-03-12 上传 | 大小：41kb | 下载：0

[VHDL编程] 10-sequence-detector

说明：本系统采用实验箱的48MHz时钟作为输入时钟，将其分频得到计数器计数频率和序列检测器检测序列频率-The system uses a 48MHz clock experimental box as the input clock, to get the counter frequency divider and serial sequence frequency detector
<陈颖> 在 2025-03-12 上传 | 大小：41kb | 下载：0

[VHDL编程] bot

说明：GPSDO VHDL CODE SCHEMATIC
<ttmos> 在 2025-03-12 上传 | 大小：41kb | 下载：0

[VHDL编程] counter

说明：measure the time period
<santosh> 在 2025-03-12 上传 | 大小：41kb | 下载：0

[VHDL编程] 2010_5

说明：PI控制器的算法及源码，迅速掌握FPGA的VHDL算法实现！-Algorithm and source code of PI controller, quickly grasp the implementation of VHDL algorithm in FPGA!
<Kalman_li> 在 2025-03-12 上传 | 大小：41kb | 下载：0

[VHDL编程] multiplier

说明：Area-efficient architectures for double precision multiplier on FPGA, with run-time-reconfigurable dual single precision support
<mehdi> 在 2025-03-12 上传 | 大小：41kb | 下载：0

[VHDL编程] sayeh

说明：The SAYEH (Simple Architecture, Yet Enough Hardware) is a processor architecture that has been developed by Navabi in [1] for experimental and teaching purposes. As the name implies it is a “simple” architecture but cont
<jiang nan> 在 2025-03-12 上传 | 大小：41kb | 下载：0

[VHDL编程] prj_button_anti_shake

说明：按键消抖的fpga程序，code is based on verilog language, it is practical, we hope to help
<李丽> 在 2025-03-12 上传 | 大小：41kb | 下载：0

[VHDL编程] seller_moore

说明：用Verilog实现十六进制计数器。内含有整个完整工程。包括tb文件。-realiaztion of timer16 using verilog
<朴巍> 在 2025-03-12 上传 | 大小：41kb | 下载：0