[VHDL编程] spioreg

说明： a verilog code for spio register
<z> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] VHDLxl

说明：适合新手用的VHDL语言的程序实例包，里面包含了好多的有用小程序！是我以前收集的-easy
<XC> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] ourdev_481476

说明：FPGA的仿真实例，Verilog代码编写，过程详尽，代码易懂。第四个文档-FPGA simulation examples, Verilog coding, the process in detail, code easy to understand. The fourth document
<赵常青> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] divtest

说明：VHDL数字锁相环所用的分频器，需要的同学可以试一下。-fenpinqi
<张宁> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] FPGA_VGA_TEXT-Quintin_Immelman

说明：FPGA VGA TEXT - Quintin Immelman -implementation of text on fpga in VHDL-FPGA VGA TEXT - Quintin Immelman -implementation of text on fpga in VHDL
<imag3ne> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] URAT-VHDL

说明： 关于URAT的VHDL程序设计与仿真，仿真通过-With regard to URAT the VHDL program design and simulation, simulation by
<海玲> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] FPGA

说明：FPGA设计流程指南，在于规范整个设计流程，实现开发的合理性、一致性、高效性-FPGA design flow guidelines is to standardize the entire design process, enabling the development of rationality, consistency, efficiency
<chen> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] tlc2543AND11channel

说明：11路串行AD采集芯片TLC2543，12BIT精度输出，100Khz，采用VERILOG HDL编写，占用200个LE-11-Channel Serial AD acquisition chip TLC2543, 12BIT accuracy of the output, 100Khz, using VERILOG HDL preparation, taking up 200 LE
<chenwl> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] code2

说明：校园导游咨询： 设计一个校园导游程序，为来访的客人提供各种信息查询服务。 (1) 设计你所在学校的平面图，所含景点不少于10个。以图中景点表示校内各景点存放景点名称，代号，简介等信息；以边表示路径，存放路径长度等相关信息。 (2) 为来访的客人提供图中任意景点相关信息的查询。 (3) 为来访的客人提供图中任意景点的问路查询，即查询任意两个景点之间的一条最短的简单路径。 -code2
<周嘉伟> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] verilog_program

说明：各种初学Verilog者需要练习的实例代码集锦，包含加法器，BCD计数器，2分频，交通灯等等！-Beginners need to practice a variety of examples of Verilog code highlights, including the adder, BCD counters, 2 frequency, traffic lights and more!
<lyh> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] multiplier

说明：个人收集的各种乘法器vhdl源代码，都经过验证，可以直接使用的。-Collected a lot of multiplier vhdl source code
<lise> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] dingshiqi188

说明：VHDL--定时器设计-Design of a Timer Based on CPLD
<雇主> 在 2025-03-07 上传 | 大小：32kb | 下载：0