[VHDL编程] cpu

说明：使用VHDL语言编写的一个简单的cpu，包含详细的解释，有兴趣的可以看看。-describle a cpu by VHDL
<changlu> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] FFTVHDl

说明：基于FPGA的fft实现 摘要：本系统基于Altera Cyclone II 系列FPGA嵌入高性能的嵌入式IP核(Nios)处理器软核，代替传统DSP芯片或高性能单片机，实现了基于FFT的音频信号分析。-FPGA-based realization of the fft Abstract: This system is based on Altera Cyclone II family of embedded high-perf
<xiang> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] FPGA

说明：本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： l 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 l 形成风格良好和完整的文档。 l 实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 便于新员工快速掌握本部门FPGA的设计流程
<your name> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] UART_FPGA_design

说明：FPGA通用异步收发器设计，代码均在WORD文档里，含详细说明，不错的。-UART FPGA design, the code in the WORD document, the content in detail, good.
<> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] huawei_FPGA_design_flow

说明：有关华为的fpga 设计流程，内部资料，希望对各位同仁有所帮助-fpga design flow of huawei
<dongyuan> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] example3

说明：实现一个加/减8进制计数器。其中包括时钟输入、使能信号、加减控制信 号、复位信号、三位输入和一位进位位。-To achieve a plus/minus 8 binary counter. These include the clock input enable signal, addition and subtraction control signals, reset signals, three inputs and a ca
<panda> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] example9

说明：用 epm240 驱动 adc0804 这个芯片,本实验用状态机来控制。-Epm240 Driver adc0804 with this chip, the state machine to control the experiment.
<panda> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] URAT_VHDL

说明：URAT VHDL程序与仿真，包括顶层程序与仿真，波特率发生器VHDL程序， UART发送器程序与仿真，UART接收器程序与仿真-URAT VHDL procedures and simulation, including the top-level procedures and simulation, VHDL program baud rate generator, UART transmitter and simulation p
<葛棋棋> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] m

说明：vhdl,序列信号发生器，发出11101010，可更改为任意序列-vhdl, sequence signal generator, issued 11.10101 million, you can change an arbitrary sequence of
<王晓虎> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] shifter

说明：vhdl,双向移位寄存器，实现置数，左移及右移操作-vhdl, bi-directional shift register to achieve set the number of left and right shift operation
<王晓虎> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] TechXclusives-MovingDataAcrossAsynchronousClockBo

说明：Xilinx FPGA moving data across asynchronous clock boundaries
<Kraja> 在 2025-03-07 上传 | 大小：32kb | 下载：0

[VHDL编程] URAT_VHDL_CODE

说明：altera公司的fpga源代码，用VHDL编写的uart程序。-altera' s fpga source code, uart program written using VHDL.
<张东> 在 2025-03-07 上传 | 大小：32kb | 下载：1