[VHDL编程] taxi-price-evaluator_VHDL

说明：基于VHDL的出租车计价器，具有计时和路程计算功能，VHDL重在实践-VHDL-based taxi meter, timing and distance calculation function, VHDL is Practice
<霍赞> 在 2025-03-05 上传 | 大小：27kb | 下载：0

[VHDL编程] DE0_NANO_default

说明：Altera DE0-Nano 开发平台点亮LED基本应用官方Demo。-Altera DE0-Nano development platform lit LED applications Official Demo.
<xuguangjun> 在 2025-03-05 上传 | 大小：27kb | 下载：0

[VHDL编程] Altera_QuartusII_13.0_Windows_Crack

说明：quartus 13.0 的破解文件 最新版本的破解文件-quartus 13.0 crack file latest version of the crack file
<沧海> 在 2025-03-05 上传 | 大小：27kb | 下载：0

[VHDL编程] Verilog

说明：verilog编程语言的讲解，有电子科技大学出版-verilog programming language to explain, there is the University of Electronic Science and Technology Publishing
<程鹏飞> 在 2025-03-05 上传 | 大小：27kb | 下载：0

[VHDL编程] biaojue4

说明：此代码实现4人表决功能，4人中有三人同意即为通过。-Four voting
<lsf> 在 2025-03-05 上传 | 大小：27kb | 下载：0

[VHDL编程] Micro16-30sep03

说明：Micro16 - 一个简单的 16 位 VHDL CPU 核源代码-Micro16- A Simple 16 bit VHDL CPU source code
<阿斯顿> 在 2025-03-05 上传 | 大小：27kb | 下载：0

[VHDL编程] fpga_fenpin

说明：这个是根据fpga芯片写的分频模块，modelsim综合，QuartusII测试-This is the fpga frequency module, modelsim comprehensive, QuartusII test
<李强> 在 2025-03-05 上传 | 大小：27kb | 下载：0

[VHDL编程] miaobiao-design_Verilog_HDL

说明：秒表有两个功能按钮：一个是计数和停止计数按钮，当第一次按下此按钮时，秒表开始计数，再一次按下时，秒表停止计数，并显示所计的数字；另一个是清零按钮，当按下此按钮时，秒表清零。在数码管上采用动态扫描显示输出。-Stopwatch has two function buttons: one button count and stop counting when the first time you press this button, the
<秦雯> 在 2025-03-05 上传 | 大小：27kb | 下载：0

[VHDL编程] LPM_MULT

说明：产生LPM_MULT的源代码，非常具体详细。-Produce LPM_MULT source code, very specific and detailed.
<李晨声> 在 2025-03-05 上传 | 大小：27kb | 下载：0

[VHDL编程] usb_host1

说明：verilog 的主机访问程序，与设备端程序配套，已验证-verilog for usb host
<hehehaha2014> 在 2025-03-05 上传 | 大小：27kb | 下载：0

[VHDL编程] fujitsuPR_FINAL

说明：OMNIVISION DEMONSTRATES LATEST OMNIBSI 8MEGAPIXEL SOLUTION AT MOBILE WORLD CONGRE-OMNIVISION DEMONSTRATES LATEST OMNIBSI 8MEGAPIXEL SOLUTION AT MOBILE WORLD CONGRESS
<张五> 在 2025-03-05 上传 | 大小：27kb | 下载：0

[VHDL编程] fpga_DESIGN_examples

说明：自己收集的常用的FPGA模块设计，大家分享啊 异步FIFO设计/伪随机序列应用设计/积分梳状滤波器(CIC)设计/伽罗华域GF（q）乘法器设计/除法器设计/常用加法器设计/常用乘法器设计/RS(204,188)译码器的设计/CORDIC数字计算机的设计-Common FPGA module design your own collection, to share ah Asynchronous FIFO design/appl
<老于> 在 2025-03-05 上传 | 大小：27kb | 下载：0