[VHDL编程] traffic_lights

说明：十字路口的交通指挥信号灯，控制要求如下： （1）信号灯受一个起动开关控制，当起动开关接通时，信号系统开始工作，且先南北红灯亮，东西绿灯亮。当起动开关断开时，所有信号灯都熄灭。 （2）南北绿灯和东西绿灯不能同时亮，如果同时亮时应关闭信号灯系统，并报警。 （3）南北红灯亮维持26S。在南北红灯亮的同时东西绿灯也亮，并维持20S。到20S时，东西绿灯闪烁，闪烁4S后熄灭。在东西绿灯熄灭时，东西黄灯亮，并维持2S。到2S时，东西黄灯
<陈旭> 在 2025-02-22 上传 | 大小：9kb | 下载：0

[VHDL编程] santhosh_verilog_adder

说明：This has code off multibit Adder. IT is written in verilog. The associated test bench for the verilog code is also attatched within the rar file. Uncompress the rar file and the file name describes the function of each
<santhosh> 在 2025-02-22 上传 | 大小：9kb | 下载：0

[VHDL编程] santhosh_multiplier

说明：This has verilog code for multiplication.. It will be useful for beginners of verilog.. The testbench for multiplier is also attached with the file setup. Comments are welcome
<santhosh> 在 2025-02-22 上传 | 大小：9kb | 下载：0

[VHDL编程] spartan_alu_8_bit

说明：Verilog based 8 bit ALU module, implemented on Spartan 3E FPGA.
<ifusmell> 在 2025-02-22 上传 | 大小：9kb | 下载：0

[VHDL编程] booth_multiplier_VHDL

说明：VHDL implementation of booth multipiler
<judy> 在 2025-02-22 上传 | 大小：9kb | 下载：0

[VHDL编程] RAM

说明：用VHDL编写一个字长16位，容量128B的RAM控制实现程序，并进行设计综合和功能模拟 。含源程序，及实验要求。适合初学者学习使用。-VHDL prepared with a 16-bit word length, 128B of the RAM capacity to achieve process control and design of analog integrated and functional. Containing
<赵剑平> 在 2025-02-22 上传 | 大小：9kb | 下载：0

[VHDL编程] fpgafifo

说明：基于fpga 实现 fifo 基于FPGA的非对称同步FIFO设计-Fpga-based FPGA-based realization of fifo asymmetrical design of synchronous FIFO
<沈> 在 2025-02-22 上传 | 大小：9kb | 下载：0

[VHDL编程] FPGAbasedschematicdiagramofthephasemeasurement

说明：基于FPGA的相位测量原理图,完全用原理图的方式对相位差进行测量-FPGA-based schematic diagram of the phase measurement, complete with schematic diagram of the measurement on the phase difference
<kevin> 在 2025-02-22 上传 | 大小：9kb | 下载：0

[VHDL编程] FPGA

说明：FPGA和单片机串行通信接口的实现，VHDL的源代码。-And single-chip FPGA realization of serial communication interface, VHDL source code.
<chengjun> 在 2025-02-22 上传 | 大小：9kb | 下载：0

[VHDL编程] std_31002lib

说明：library vhdl xst hdp src std 31002 dio components xhdp hdlib hdpdeps sub00 library vhdl xst hdp src std 31002 dio components xhdp hdlib hdpdeps sub-library vhdl xst hdp src std 31002 dio components xhdp hdlib hdpdeps s
<A> 在 2025-02-22 上传 | 大小：9kb | 下载：0

[VHDL编程] daima

说明：用VHDL语言设计一个8位加法器： 在八位加法器代码一中：加法器是由两个4位二进制加法器U1和U2组成的8位加法器逻辑电路，其中U1用来装载8位加法器中两个加数的低4位，而U2则用来装载高4位。在设计4位加法器时，定义输入信号量CIN、A、B以及输出信号量S、Cout。定义信号量SINT/AA/BB，将加数A和0并置后赋给AA，加数B和0并置后赋给BB，形成5位二进制数，这是为在做加法时发生溢出所做的处理，然后将加数AA与BB以及进
<SAM> 在 2025-02-22 上传 | 大小：9kb | 下载：0

[VHDL编程] jktrig

说明：时序逻辑电路中jk触发器的设计，用vhdl语言编写。-Jk flip-flops in sequential logic circuit design, using vhdl language.
<Mr zhang> 在 2025-02-22 上传 | 大小：9kb | 下载：0