资源列表
[VHDL编程] Quartus_Clock
说明:利用Quartus模块化层次化设计数字钟-Using Quartus hierarchical modular design digital clock<hievery1> 在 2025-02-22 上传 | 大小:9kb | 下载:0
[VHDL编程] manchester_verilog
说明:用verilog写的一个manchester code的代码,含编解码-Used to write a verilog code for manchester code containing codec<stream> 在 2025-02-22 上传 | 大小:9kb | 下载:0
[VHDL编程] RS-232sender
说明:一个串口RS-232 发送模块。基于VHDL语言。-A serial RS-232 send module. Based on the VHDL language.<李超> 在 2025-02-22 上传 | 大小:9kb | 下载:0
[VHDL编程] uart_verilog
说明:串口的Verilog源程序,可以用modelsim下进行仿真调试-Serial port of the Verilog source code can be carried out under the modelsim simulation debugging<huangguilin> 在 2025-02-22 上传 | 大小:9kb | 下载:0
[VHDL编程] floating-point-adder1
说明:基于VHDL语言的32位单精度的浮点加法器-floating point adder based on VHDL<Rosen> 在 2025-02-22 上传 | 大小:9kb | 下载:0
[VHDL编程] Digital_video
说明:配合DSP做的例子,前段视频采集和转换后, 通过切换SRAM中的数据到DPS后端处理和FPGA采集操作,具有 一般通用性,更重要的是测试代码丰富,加深理解-DSP to do with the example of the preceding video capture and conversion, the SRAM through the switch to DPS data processing and FPGA back-<陈家振> 在 2025-02-22 上传 | 大小:9kb | 下载:0