资源列表

« 1 2 ... .68 .69 .70 .71 .72 973.74 .75 .76 .77 .78 ... 4311 »

[VHDL编程NIOStestreport

说明:有关NIOS ii 各种学习试验报告,通过这个nios配置试验,可以大概了解nios的整个配置过程,熟悉 NIOS的CPU结构和Avalon总线规范。-NIOS Test Report
<lianshiyong> 在 2025-02-07 上传 | 大小:222kb | 下载:0

[VHDL编程comparator

说明:Comparator for Quartus
<Blazer> 在 2025-02-07 上传 | 大小:86kb | 下载:0

[VHDL编程AUTORING

说明:自动打铃系统 附带时钟 定时打铃 整点打铃-Auto-play Ling System
<lijing> 在 2025-02-07 上传 | 大小:481kb | 下载:0

[VHDL编程ROM

说明:4 bit ROM for Quartus
<Blazer> 在 2025-02-07 上传 | 大小:65kb | 下载:0

[VHDL编程decoder

说明:A program for a simple decoder using ModelSim6
<Subhaiit > 在 2025-02-07 上传 | 大小:3kb | 下载:0

[VHDL编程encoder

说明:A program for a simple encoder using ModelSim6
<Subhaiit > 在 2025-02-07 上传 | 大小:3kb | 下载:0

[VHDL编程multiplexer

说明:A program for a simple multiplexer using modelsimSE6.3
<Subhaiit > 在 2025-02-07 上传 | 大小:8kb | 下载:0

[VHDL编程sdram_vhdl

说明:VHDL实现的读取和写入SDRAM的程序代码,学习的人可以参考下-VHDL implementation SDRAM read and write program code, can refer to the following study
<李博> 在 2025-02-07 上传 | 大小:26kb | 下载:0

[VHDL编程spitoi2s3

说明:spi转i2s的verilog程序,fpga是总模块,spi和i2s是子模块,shiftreg是转换-spi transfer i2s the verilog program, fpga is the total module, spi, and i2s is the sub-module, shiftreg is to convert
<steny> 在 2025-02-07 上传 | 大小:5kb | 下载:0

[VHDL编程QII_Simulation_CN

说明:很好的quartus软件仿真教程,flash版。-Good quartus software simulation tutorials, flash version.
<刘非> 在 2025-02-07 上传 | 大小:15.19mb | 下载:0

[VHDL编程VHDL

说明:多人抢答器 源代码 实用 课程设计 用用VHDL语言-The source code for more than Responder practical courses designed for use with the VHDL language
<> 在 2025-02-07 上传 | 大小:9kb | 下载:0

[VHDL编程QinYuchu

说明:用vhdl做的计算机组成原理课程设计的资料,实现加法运算,进行求和,仿真实例等资料!-Vhdl to do with the computer information on the composition of curriculum design principles to achieve the addition operation, a sum, simulation examples, etc.!
<23432> 在 2025-02-07 上传 | 大小:828kb | 下载:0
« 1 2 ... .68 .69 .70 .71 .72 973.74 .75 .76 .77 .78 ... 4311 »

源码中国 www.ymcn.org