资源列表
[VHDL编程] Latch_sram
说明:FPGA内部集成RAM和锁存器模块设计,欢迎大家来验证-FPGA internal RAM and latches integrated module design, welcome to verify<> 在 2025-04-22 上传 | 大小:2.83mb | 下载:1
[VHDL编程] AXI_Master_FSM
说明:AXI Master, is implement with FSM<iii ggg> 在 2025-04-22 上传 | 大小:3kb | 下载:1
[VHDL编程] SpiExpandIO
说明:xilinx FPGA 实现spi通过74HC595扩展IO口源码程序-xilinx FPGA achieved through 74HC595 IO expansion port spi-source programs<王建> 在 2025-04-22 上传 | 大小:229kb | 下载:1
[VHDL编程] source
说明:Single Channel LVDS Tx - Source Code-Single Channel LVDS Tx- Source Code<gtkenspeed> 在 2025-04-22 上传 | 大小:6kb | 下载:1
[VHDL编程] Mold-sixty-counter
说明:基于FPGA的模六十计数器设计。在xilinx上运行。-FPGA-based design mold sixty counter. Runs on xilinx.<> 在 2025-04-22 上传 | 大小:4kb | 下载:1
[VHDL编程] AD9957-SPI
说明:内含AD9957的SPI配置程序,输出为单音。目前该程序仅给出三个寄存器的配置,如有需要,简单阅读程序,即可对程序进行修改,本人项目中使用的为该配置程序,能成功输出各种MPSK波形。-The AD9957 contains SPI configuration program, the output is mono. Currently, the program gives only three registers configurati<61408520> 在 2025-04-22 上传 | 大小:733kb | 下载:1
[VHDL编程] quartus_works_first
说明:基于verilog语言的,FPGA程序,实现可暂停的计时器与数码管显示功能,计时范围0~99秒,精度0.01秒,在EP1C3T100C8上亲测通过-Based verilog language, FPGA program implementation can pause the timer with digital display function, time range from 0 to 99 seconds, precision<FT_Young> 在 2025-04-22 上传 | 大小:489kb | 下载:1
[VHDL编程] verilog_ad7671
说明:基于FPGA的AD7671控制代码,是基于verilog语言的,很实用,希望对大家有所帮助-AD7671 FPGA-based control code is based on verilog language, it is practical, we hope to help<xuxiumin> 在 2025-04-22 上传 | 大小:1kb | 下载:1