[VHDL编程] source

说明：Single Channel LVDS Tx - Source Code-Single Channel LVDS Tx- Source Code
<gtkenspeed> 在 2024-12-26 上传 | 大小：6kb | 下载：1

[VHDL编程] SCHK

说明：10位序列检测器，有序列产生，分频器，按键消抖，序列检测，数码管扫描等几个模块构成，设计天津工业大学课程设计-10 sequence detector with sequence generation, dividers, key debounce, sequence detection, digital scanning, and several other modules, curriculum design, Tianjin Po
<ai> 在 2024-12-26 上传 | 大小：16.38mb | 下载：1

[VHDL编程] Mold-sixty-counter

说明：基于FPGA的模六十计数器设计。在xilinx上运行。-FPGA-based design mold sixty counter. Runs on xilinx.
<> 在 2024-12-26 上传 | 大小：4kb | 下载：1

[VHDL编程] AD9957-SPI

说明：内含AD9957的SPI配置程序，输出为单音。目前该程序仅给出三个寄存器的配置，如有需要，简单阅读程序，即可对程序进行修改，本人项目中使用的为该配置程序，能成功输出各种MPSK波形。-The AD9957 contains SPI configuration program, the output is mono. Currently, the program gives only three registers configurati
<61408520> 在 2024-12-26 上传 | 大小：733kb | 下载：1

[VHDL编程] cheng

说明：开放式实验，CPU的设计，乘法器实验，简单乘法器-Open experiment, CPU design, the multiplier experiment, a simple multiplier
<痴心> 在 2024-12-26 上传 | 大小：198kb | 下载：1

[VHDL编程] quartus_works_first

说明：基于verilog语言的，FPGA程序，实现可暂停的计时器与数码管显示功能，计时范围0~99秒，精度0.01秒，在EP1C3T100C8上亲测通过-Based verilog language, FPGA program implementation can pause the timer with digital display function, time range from 0 to 99 seconds, precision
<FT_Young> 在 2024-12-26 上传 | 大小：489kb | 下载：1

[VHDL编程] verilog_ad7671

说明：基于FPGA的AD7671控制代码，是基于verilog语言的，很实用，希望对大家有所帮助-AD7671 FPGA-based control code is based on verilog language, it is practical, we hope to help
<xuxiumin> 在 2024-12-26 上传 | 大小：1kb | 下载：1

[VHDL编程] 18b20_code

说明：利用DS18b20温度传感器设计的温度计，温度值在数码管上显示。包括源代码，modelsim仿真与DS18B20相关PDF资料-Temperature sensor design use DS18b20 thermometer, the temperature value is displayed on the digital control. Including source code, modelsim simulation and
<丛梦龙> 在 2024-12-26 上传 | 大小：7.74mb | 下载：1

[VHDL编程] AD9229

说明：AD9229 verilog调试（K7平台）-AD9229 verilog debug (K7 platform)
<2012attitude> 在 2024-12-26 上传 | 大小：95kb | 下载：1

[VHDL编程] mult-64bit-booth.txt

说明：64位booth乘法器，verilog HDL， zip文件，modelsim测试通过-64 booth multiplier, verilog HDL, zip files, modelsim test
<cunxi> 在 2024-12-26 上传 | 大小：92kb | 下载：1

[VHDL编程] VHDL

说明：FPGA实现自动售货机，自动售货机系统VHDL程序及仿真-FPGA implementation vending machines, vending machine system procedures and VHDL simulation
<sun fujin> 在 2024-12-26 上传 | 大小：141kb | 下载：1

[VHDL编程] Tri-Eth

说明：采用xilinx三太以太网ip核，tri-mode MAC完成千兆以太网数据传输-Too Ethernet using xilinx ip three nuclear, tri-mode MAC Gigabit Ethernet data transmission is completed
<望天> 在 2024-12-26 上传 | 大小：4.6mb | 下载：1