[VHDL编程] verilog-fir

说明：基于verilog的三种不同方式的fir滤波器 fir1:直接型 fir2：串行DA fir3：并行DA-Fir filter for the verilog three different ways fir1: direct type fir2 of: serial of DA fir3: parallel DA
<> 在 2024-11-13 上传 | 大小：2kb | 下载：1

[VHDL编程] Success

说明：视频解码芯片SAA7113和视频编码芯片SAA7121初始化配置，一路模拟视频信号从SAA7113输入，转换为数字信号，然后SAA7121把数字信号转化为模拟信号输出-Video decoding chip SAA7113 video encoder chip SAA7121 initial configuration, all the way analog video signal from the SAA7113 input, co
<sujy> 在 2024-11-13 上传 | 大小：1003kb | 下载：1

[VHDL编程] RISC-CPU

说明：用FPGA实现一个简易的CPU，采用精简指令集结构，每一条指令有16bit，高三位为指令操作数，后13位为地址，该CPU能实现8种指令操作，分别有HLT（空一个中期）ADD（相加操作）SKZ（为零跳过）AND（相与操作）XOR（异或操作）LDA（读数据）STO（写数据）JMP（无条件跳转指令）。cpu包括8个部件，分别为时钟发生器、指令寄存器、累加器、算术逻辑单元、数据控制器、状态控制器、程序计数器、地址多路器，各个部件之间的相互操作关
<vice> 在 2024-11-13 上传 | 大小：3mb | 下载：1

[VHDL编程] piano

说明：基于FPGA的电子琴，可实现手动弹奏和自动播放两个功能，自动播放是梁祝化蝶部分，在弹奏和自动播放的同时也会显示乐谱简码，该电子琴支持14个音阶。-FPGA-based electronic keyboard, you can manually play and auto play of the two functions, auto-play is a part of the Butterfly Lovers Butterfly is
<季逊然> 在 2024-11-13 上传 | 大小：1.12mb | 下载：1

[VHDL编程] xapp495

说明：居然没有找到verilog 这是xilinx的一个hdmi的标准核 我测试使用通过-Actually did not find verilog xilinx an hdmi standard nuclear my test use by
<玉凤> 在 2024-11-13 上传 | 大小：48kb | 下载：1

[VHDL编程] music_player

说明：用Verilog语言在FPGA上实现了音乐播放这一功能。预先将音乐《北京欢迎你》转换保存到FPGA的ROM中，由设计的音乐播放器按时序读出数据，予以播放。-Using Verilog language in FPGA realize the function of playing music.The music of "welcome to Beijing" was transformed and saved in FPGA ROM,
<姜伟> 在 2024-11-13 上传 | 大小：713kb | 下载：1

[VHDL编程] verilog_hitag

说明：使用verilog语言实现HITAG2加密算法的实现，即硬件实现 已经验证与C语言结果一致-Use the verilog language HITAG2 encryption algorithm realization that the hardware implementation
<wills> 在 2024-11-13 上传 | 大小：5kb | 下载：1

[VHDL编程] hash

说明：基于伽罗瓦域的ghash核，用于GCM。其中，128位伽罗瓦域乘法器使用的是多项式算法。经验证，可综合，供参考。-Galois field based on the nuclear ghash
<詹鑫> 在 2024-11-13 上传 | 大小：1kb | 下载：1

[VHDL编程] youpiao

说明：使用vhdl语言设计自动售邮票机。用两个发光二极管分别模拟售出面值为6角和8角的邮票，购买者可以通过开关选择一种面值的邮票，灯亮时表示邮票售出。用开关分别模拟1角、5角和1元硬币投入，用发光二极管分别代表找回剩余的硬币。 -Using vhdl language design vending stamp machine. Sold two light-emitting diodes were simulated nominal va
<陈小龙> 在 2024-11-13 上传 | 大小：134kb | 下载：1

[VHDL编程] FIR

说明：级联优化的半带插值滤波器，分模块设计-Half-band interpolation filter cascade optimization sub-module design.
<陈凯> 在 2024-11-13 上传 | 大小：24kb | 下载：1

[VHDL编程] juanji2

说明：本程序是在Xilinx ISE上编写的，它完成（2,1,6）卷积码的译码工作。里面有源程序和用以仿真的测试文件-The program is written on Xilinx ISE, it completed (2,1,6) convolutional code decoding. Source and for the simulation of the test file inside
<杨招泳> 在 2024-11-13 上传 | 大小：262kb | 下载：1

[VHDL编程] 00323960

说明：C to VHDL Converter in a Codesign Environment C2VHDL
<r4m813r> 在 2024-11-13 上传 | 大小：479kb | 下载：1