[VHDL编程] tlk1221jiaoyan_k

说明：采用8B/10B编码方式，以不同的模式插入K28.5码进行数据校验，验证tlk1221芯片的数据传输是否正确，观察收发数据是否一致。-To check the data which is transceived by the way of 8B/10B coder/decoder by asserting K28.5 code in different mode and to observe that whether these dat
<万里鹏> 在 2024-12-24 上传 | 大小：2.16mb | 下载：1

[VHDL编程] McBSP

说明：CPLD对mcbsp的收发操作，占用资源很少-CPLD to mcbsp transceiver operation, small footprint
<易浩> 在 2024-12-24 上传 | 大小：74kb | 下载：1

[VHDL编程] xc2v_verilog

说明：MIMO Simulation VHDL code
<Anuj> 在 2024-12-24 上传 | 大小：79kb | 下载：1

[VHDL编程] fifo

说明：详细介绍了fifo深度计算的方法，fifo深度的计算是面试中常被问到的问题！-Fifo depth details of the method of calculation, fifo depth calculation is frequently asked interview questions!
<haohao> 在 2024-12-24 上传 | 大小：6kb | 下载：1

[VHDL编程] scoreboard

说明：MIPS体系结构用verilog实现的记分牌算法，标流水线-Architecture implemented using verilog scoreboard algorithm, standard line
<王垚> 在 2024-12-24 上传 | 大小：145kb | 下载：1

[VHDL编程] RS

说明：RS译码器的设计源程序--verilog HDL实现-Design of the RS decoder source code-- Verilog HDL
<王垚> 在 2024-12-24 上传 | 大小：14kb | 下载：1

[VHDL编程] mux41

说明：实现VHDL语言4选1通道，在FPGA下实现。-VHDL language to achieve 4 to 1 channel, in the FPGA to achieve.
<汪云> 在 2024-12-24 上传 | 大小：1kb | 下载：1

[VHDL编程] DRIVER

说明：用于驱动800*600 LCOS的代码，使其显示红、绿、蓝、白、黑、网格线等图片-Used to drive 800* 600 LCOS code to display the red, green, blue, white, black, grid lines, and pictures
<胡明> 在 2024-12-24 上传 | 大小：2kb | 下载：1

[VHDL编程] canopen-spec

说明：CANopen协议的详细说明，清楚的解释了什么是对象字典，以及SDO，PDO的通信规范，对CANOPEN通信状态机也作了说明。-CANopen protocol details, a clear explanation of what is an object dictionary, and SDO, PDO' s communications standards, for CANOPEN communication state
<朱晖> 在 2024-12-24 上传 | 大小：45kb | 下载：1

[VHDL编程] verilog_a_modeling

说明：verilog-a 建模，在Cadence 中建立一个二级运放的VerilogA行为级模型，并进行建立时间等等仿真，以及对S/H电路的建模和仿真。 -verilog-a model in Cadence to create a secondary op amp VerilogA behavioral model and the simulation set-up time, etc., as well as S/H circuit
<史培霖> 在 2024-12-24 上传 | 大小：1.95mb | 下载：1

[VHDL编程] cal

说明：运用quartusII vhdl语言做成的计算器-Made use of quartusII vhdl calculator language
<yeung yun> 在 2024-12-24 上传 | 大小：12.4mb | 下载：1

[VHDL编程] Jpeg_decoder

说明：It is jpeg_decoder program. Source code are C and Verilog HDL.File .c reads data from jpeg and convert it to binary bit stream.Decoder is by verilog file
<doulce> 在 2024-12-24 上传 | 大小：195kb | 下载：1