资源列表

« 1 2 ... .10 .11 .12 .13 .14 515.16 .17 .18 .19 .20 ... 4311 »

[VHDL编程`5_TrafficLight

说明:两路十字路口的交通灯控制的VHDL源码,毕业设计,-Two-way traffic lights at the crossroads of the VHDL source code control, graduation design,
<wang> 在 2025-01-22 上传 | 大小:75kb | 下载:0

[VHDL编程SPIBusVerilog

说明:SPI串行总线接口的Verilog实现,详细讲解实现过程。-SPI serial bus interface Verilog realization elaborate on the realization of the process.
<zhlm88> 在 2025-01-22 上传 | 大小:389kb | 下载:0

[VHDL编程LDPC_Behavioral_VHDL

说明:用VHDL语言编写的LDPC码硬件实现语言,相对于verilog的,比较简单-Using VHDL language LDPC code hardware implementation language, compared to Verilog, and relatively simple
<王明> 在 2025-01-22 上传 | 大小:2kb | 下载:0

[VHDL编程checkNodee_Behavioral_VHDL

说明:LDPC码校验节点(checknode)进行奇偶校验方程时的vhdl编程,硬件语言实现-LDPC check nodes (checknode) carried out at the time of parity equation VHDL programming, hardware language
<王明> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程bitNode_Behaviora_VHDL

说明:LDPC码的消息节点(Bitnode)消息更新过程的VHDL语言实现-LDPC code of the message node (Bitnode) news update process of the VHDL language
<王明> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程adder

说明:cpld/fpga常用加法器设计的verilog程序-cpld/fpga common adder Verilog design procedures
<陈臣> 在 2025-01-22 上传 | 大小:2kb | 下载:0

[VHDL编程RSdecoder

说明:cpld/fpga RS(204,188)译码器的verilog程序-cpld/fpga RS (204,188) decoder of the Verilog program
<陈臣> 在 2025-01-22 上传 | 大小:13kb | 下载:0

[VHDL编程CIC

说明:cpld/fpga积分梳状滤波器(CIC)设计-cpld/fpga Integral comb filter (CIC) design
<陈臣> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程HCIUART

说明:蓝牙HCI—UART与并口的FPGA控制接口设计-Bluetooth HCI-UART and parallel port control interface of the FPGA design
<陈臣> 在 2025-01-22 上传 | 大小:100kb | 下载:0

[VHDL编程ch1

说明:cpld/fpga概述以及硬件描述语言设计的一些概念-cpld/fpga outlined as well as the hardware descr iption language design some of the concepts
<> 在 2025-01-22 上传 | 大小:190kb | 下载:0

[VHDL编程Key-200893142940130

说明:关于地铁售票的一些功能 基于自动买票的VHDL设计程序 比较经典-Subway ticket on some of the features of the VHDL-based auto-buying classic design procedure
<小震> 在 2025-01-22 上传 | 大小:99kb | 下载:0

[VHDL编程usb_jtag

说明:FPGA、CPLD芯片的usb数据下载线,下载速度是并口的5位,内有原理图用程序-FPGA, CPLD chip usb data download lines, download speed is the parallel port of the five, with a schematic diagram of procedures in
<李聚光> 在 2025-01-22 上传 | 大小:229kb | 下载:0
« 1 2 ... .10 .11 .12 .13 .14 515.16 .17 .18 .19 .20 ... 4311 »

源码中国 www.ymcn.org