[VHDL编程] CAR_LI2

说明：DE1-SOC实验开发板和Verilog HDL语言的交互式程序作品，选择避障小车作为课程设计题目，并根据选题制定了如下设计需求： 1.能实现基本的避障小车功能，即躲避障碍，变速，计分，计时显示游戏开始、进行和结束画面； 2.能实现人机交互功能，玩家可通过外接键盘或DE1-SOC开发板自带按键和开关操作小车转向； 3.能通过VGA在显示屏中显示，并且能达到5Hz的刷新频率； 4.能实现自定义小车和障碍物皮肤的功能；(DE1-SO
<Sven111> 在 2024-11-08 上传 | 大小：20.17mb | 下载：0

[VHDL编程] exp_fft_test_724

说明：在quartus软件中调用FFT的IP核，编辑IP核的驱动模块，使得IP核读入数据进行处理，输出数据。使用modelsim进行联合仿真。(In the quartus software, the IP kernel of FFT is called, and the driver module of the IP kernel is edited, so that the IP kernel is read into the data
<XHF72> 在 2024-11-08 上传 | 大小：26.28mb | 下载：0

[VHDL编程] Assignment-1.3.tar

说明：verilog codes for different basic digital circuits elements
<guy03> 在 2024-11-08 上传 | 大小：38kb | 下载：0

[VHDL编程] Assignment-2.1.tar

说明：verilog codes for different basic digital circuits elements new
<guy03> 在 2024-11-08 上传 | 大小：34kb | 下载：0

[VHDL编程] Assignment-2.2.tar

说明：verilog-HDL codes for different basic digital circuits elements
<guy03> 在 2024-11-08 上传 | 大小：26kb | 下载：0

[VHDL编程] Assignment-2.3.tar

说明：HDL code using verilog
<guy03> 在 2024-11-08 上传 | 大小：19kb | 下载：0

[VHDL编程] Q1.tar

说明：implementation of basic elecronics components using verilog HDL
<guy03> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Q2.tar

说明：vereilog design files for beginer
<guy03> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Q3.tar

说明：hdl using verilog lenguage
<guy03> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Q4-a.tar

说明：verilog coding beginer level
<guy03> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Q4-b.tar

说明：beginer level verilog coding
<guy03> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Q22-c.tar

说明：hdl design using verilog for beginer
<guy03> 在 2024-11-08 上传 | 大小：2kb | 下载：0