[VHDL编程] ex_DDS

说明：基于Verilog语言实现DDS（数字频率合成器）的设计，有完整的工程设计代码和仿真脚本(Verilog language based on DDS (digital frequency synthesizer) design, there is a complete engineering design code and simulation scr ipts)
<WaaDee > 在 2024-11-13 上传 | 大小：7.16mb | 下载：0

[VHDL编程] 编译xilinx 库步骤

说明：关于编译xilinx 软件库的详细步骤，很有帮助。(Compile the steps for the Xilinx Library)
<WaaDee > 在 2024-11-13 上传 | 大小：602kb | 下载：0

[VHDL编程] verilog_IEEE官方标准手册-2005_IEEE_P1364

说明：verilog_IEEE官方标准手册，内部有详细的介绍。(Verilog_IEEE official standard manual, the internal details.)
<WaaDee > 在 2024-11-13 上传 | 大小：2.04mb | 下载：0

[VHDL编程] 32位CPU IVERILOG源码

说明：介绍在FPGA中如何实现32位CPU涉及到额 IVERILOG源码(Describes how to implement 32 bit CPU in FPGA, involving the amount of IVERILOG source code)
<WaaDee > 在 2024-11-13 上传 | 大小：75kb | 下载：0

[VHDL编程] A4_Clock_Top

说明：24小时制数字时钟，可自行调节时间，能暂停。(24 hours digital clock, can adjust time, can pause.)
<Hardware-engineer > 在 2024-11-13 上传 | 大小：3.62mb | 下载：0

[VHDL编程] A4_Uart_Top

说明：提供一般FPGA开发板的Uart通讯协议(Provides the Uart communication protocol for the general FPGA development board)
<Hardware-engineer > 在 2024-11-13 上传 | 大小：6.3mb | 下载：0

[VHDL编程] 蓝牙程序

说明：sdaddaddadacaczccsdDDAFCAFAFA(ascacaavavavaDADASDAFAVAVVA)
<hahachi > 在 2024-11-13 上传 | 大小：1.84mb | 下载：0

[VHDL编程] 四通道DDS信号发生器

说明：四通道DDS信号发生器，很好用的代码，大家一起分享(Four-channel DDS signal generator)
<sauno > 在 2024-11-13 上传 | 大小：6.48mb | 下载：0

[VHDL编程] UART_FPGA

说明：使用VHDL写的UART收发模块，测试功能正常(Using VHDL to write the UART transceiver module)
<BY冬子 > 在 2024-11-13 上传 | 大小：144kb | 下载：0

[VHDL编程] async_counter_verilog

说明：这是用verilog 实现的同步计数器。(this is a code for synchronous counter written in verilog.)
<adonis85101 > 在 2024-11-13 上传 | 大小：6kb | 下载：0

[VHDL编程] dq054

说明：Analysis of the signal time domain, frequency domain, cepstrum, cyclic spectrum, etc. Principal component analysis model for establishing, PSS primary synchronization signal in the time domain simulation related.
<gansuigangken > 在 2024-11-13 上传 | 大小：4kb | 下载：0

[VHDL编程] VGA RefComp

说明：vga显示源码，官方提供示例，有vhdl基础的人更容易看懂，刚学习vhdl会偏难(VGA display source code, the official example, there are VHDL based people easier to understand, just learning VHDL will be difficult)
<铭刻 > 在 2024-11-13 上传 | 大小：104kb | 下载：0