资源列表

« 1 2 ... .61 .62 .63 .64 .65 4066.67 .68 .69 .70 .71 ... 4311 »

[VHDL编程SRAM

说明:静态随机存储器,它是一种具有静止存取功能的内存,不需要刷新电路即能保存它内部存储的数据。-Static random access memory, which is a memory with a static access function, do not need to refresh the circuit that can save its internal storage of data.
<马东玉> 在 2024-11-13 上传 | 大小:614kb | 下载:0

[VHDL编程mux8

说明:利用拨码开关,实现四位二进制与四位二进制的乘法器,结果转换为十进制,并通过数码管显示。-Using the DIP switch to achieve four binary and four binary multiplier, the results are converted to decimal, and through the digital display.
<王宁> 在 2024-11-13 上传 | 大小:1.14mb | 下载:0

[VHDL编程uart

说明:(1)利用串口实现发送功能,即利用计算机上的串口调试小助手定时显示“HELLO WORLD”字样;(2)利用串口实现接收功能,并将接收到的字符再通过串口发送到计算机上的串口调试小助手上显示,例如:利用串口小助手的手动发送功能向串口发送“Good Good Study,day day up”,然后利用FPGA实现转发,将字符从串口发送回串口调试小助手显示。-(2) the use of serial port to achieve the
<王宁> 在 2024-11-13 上传 | 大小:1.09mb | 下载:0

[VHDL编程tiaozhi

说明:基于verilog HDL的数字正交解调FPGA实现,仿真结果验证正确,IDE为vivado 2014- U57FA u4E8Everilog HDL u7684 u6570 u5B57 u6B63 u4EA4 u89E3 u8C03 u5B9E u73B0 uFF0C u4EFF u771F u7ED3 u679C u9A8C u8BC1 u6B3 u786E uFF0CIDE u4E3Av
<陈涛> 在 2024-11-13 上传 | 大小:76kb | 下载:0

[VHDL编程jietiao

说明:基于verilog HDL的数字正交(调制)FPGA实现,仿真结果验证正确。vivado 2014- U57FA u4E8Everilog HDL u7684 u6570 u5B57 u6B63 u4EA4 uFF08 u8C03 u5236 uFF09FPGA u5B9E u73B0 uFF0C u4EFF u771F u7ED3 u679C u9A8C u8BC1 u6B63 u786E
<陈涛> 在 2024-11-13 上传 | 大小:82kb | 下载:0

[VHDL编程bpsk

说明:基于matlab的bpsk解调仿真,包括误码率的结果比较。- U57Fn
<陈涛> 在 2024-11-13 上传 | 大小:4kb | 下载:0

[VHDL编程spi_flash_controler

说明:w25q64 spi flash verilog code .use xilinx ise .
<zhufull> 在 2024-11-13 上传 | 大小:5.6mb | 下载:0

[VHDL编程uart_tx

说明:基于FPGA的串口发送模块设计及仿真,可移植代码-Design and Simulation of serial port sending module based on FPGA,portable code
<王子珊> 在 2024-11-13 上传 | 大小:174kb | 下载:0

[VHDL编程FPGA-TLC5620

说明:基于FPGA的线性序列机与串行接口DAC驱动设计-Design of DAC driver for linear sequence machine and serial interface based on FPGA
<王子珊> 在 2024-11-13 上传 | 大小:1.64mb | 下载:0

[VHDL编程DDS-pulse-random

说明:数字频率计,该代码可用于产生任意频率的脉冲-this code is used to generate pulse
<张旭> 在 2024-11-13 上传 | 大小:3kb | 下载:0

[VHDL编程A4_Vote4

说明:一个基于FPGA的四人投票计票程序,程序语言使用Verilog,初学者适用-A FPGA based voting procedure for four people voting
<杨思远> 在 2024-11-13 上传 | 大小:5.93mb | 下载:0

[VHDL编程FPGA

说明:一种新型FPGA器件延时计算方法,讲解详实-A new FPGA device delay calculation method, explain the details
<pbs> 在 2024-11-13 上传 | 大小:56kb | 下载:0
« 1 2 ... .61 .62 .63 .64 .65 4066.67 .68 .69 .70 .71 ... 4311 »

源码中国 www.ymcn.org