[VHDL编程] xapp780

说明：FPGA Security Mechanism. VHDL Source
<Zero> 在 2024-11-12 上传 | 大小：6.47mb | 下载：0

[VHDL编程] Code-Verilog

说明：this code verilog-this is code verilog
<Mr Thoa> 在 2024-11-12 上传 | 大小：6.47mb | 下载：0

[VHDL编程] VGA

说明：用Verilog HDL编写的VGA显示程序，可实现图像的显示，在DE2-70上测试通过，有很大的参考价值。-Prepared using Verilog HDL VGA display program, image display DE2-70 test by great reference value.
<李桐> 在 2024-11-12 上传 | 大小：6.48mb | 下载：0

[VHDL编程] fft-IPcore

说明：verilog编写，基于ISEfft的ip核研究，数据生成采用matlab，有仿真截图-verilog written, ip nuclear research ISEfft based on data generated using matlab, there are simulation screenshot
<段彦亮> 在 2024-11-12 上传 | 大小：6.48mb | 下载：0

[VHDL编程] BasicRSA

说明：VHDL RSA cypher for FPGA
<mitch> 在 2024-11-12 上传 | 大小：6.48mb | 下载：0

[VHDL编程] dtsmg

说明：动态数码管的实时显示和应用，主要是实现一个简单的没有控制位的时分秒的数字钟；六位数码管的前两位实现小时；三四位显示分钟；最后两位显示秒。主要有四个模块。-Real-time display and application of dynamic digital tube, primarily to implement a simple no control bits when every minute digital clock six
<宋文儒> 在 2024-11-12 上传 | 大小：6.47mb | 下载：0

[VHDL编程] SP_SCH(Executable)

说明：调度器一般包括SP、RR、WFQ等，SP调度指的是绝对高优先级调度，此种调度不带权重概念，按照优先级进行调度。四个按键作为端口有效指示，2个LED发光二极管指示此时调度的端口号，可以按下KEY3按键，按下按键代表当前按键输入无效，然后观测LED，没有按下的时候LED1 LED0都发光，按下KEY3按键的时候LED1发光 LED0不发光，代表此时调度端口为2，不按下时候代表调度端口为3。 -The scheduler typically
<wangfeng> 在 2024-11-12 上传 | 大小：6.49mb | 下载：0

[VHDL编程] 5_ADC_Lab

说明：基于altera公司MAX10型FPGA的ADC调试程序-ADC-based debugger altera company MAX 10 type of FPGA
<qiqi> 在 2024-11-12 上传 | 大小：6.47mb | 下载：0

[VHDL编程] sin

说明：用VHDL语言编写实现以下功能：用PLL，复位器，分频器，同步时钟，计数器来产生正弦波，再在其上加扰，用FIR滤波器进行滤波整形，最后得到输出。-Using VHDL language to achieve the following functions: PLL, reset, clock synchronization, frequency divider, counter to generate sine wave, and th
<猪头> 在 2024-11-12 上传 | 大小：6.47mb | 下载：0

[VHDL编程] FPGA_exp2

说明：调节数码管显示的文件，适用于CYCLONE II 开发板， 用VHDL语言编写，非常适合移植进数字钟中以实现调节时间的功能。 多模块设计简单明了。-Adjust digital display files for CYCLONE II development board, using VHDL language, it is very suitable for transplantation into digital clock to
<陈俊奕> 在 2024-11-12 上传 | 大小：6.49mb | 下载：0

[VHDL编程] 四通道DDS信号发生器

说明：四通道DDS信号发生器，很好用的代码，大家一起分享(Four-channel DDS signal generator)
<sauno > 在 2024-11-12 上传 | 大小：6.48mb | 下载：0

[VHDL编程] adc

说明：使用verilog 硬件描述语言编写的ad采样模块，希望对大家有用。(Using Verilog hardware descr iption language written in AD sampling module, I hope useful for everyone)
<ET@AF > 在 2024-11-12 上传 | 大小：6.47mb | 下载：0