[VHDL编程] trafficlightvhdlcode

说明：VHDL实现的交通灯程序，可以定时南北和东西方向的交通灯信号，控制红黄绿各灯亮的时间，并考虑紧急情况如有救护车通过-VHDL procedures realize the traffic lights, you can regularly north-south and east-west direction of the traffic lights signal control red, yellow, and green ligh
<dongming> 在 2024-11-20 上传 | 大小：568kb | 下载：0

[VHDL编程] spi_boot-rel_3_2_rev_C.tar

说明：spi bootloader详细资料，里面包含C代码和VHDL代码以及testbench以及相关的说明文档，有兴趣的朋友可以下来看看。-spi bootloader detailed information, which contains C code and VHDL code and Testbench and related documentation, interested friends can see them.
<zheng jun> 在 2024-11-20 上传 | 大小：188kb | 下载：0

[VHDL编程] qichewendengVHDLsheji

说明：用4个开关作为汽车控制信号,分别为：左拐、右拐、故障和刹车-4 switch used as a motor control signal, respectively, as follows: left, right, brake failure and
<赵国良> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] FFT-FPGA

说明：16位定点FFT-DSP的FPGA实现，相关代码和实用说明-16-bit fixed-point FFT-DSP realize the FPGA, the relevant code and practical descr iption
<杨合> 在 2024-11-20 上传 | 大小：3.66mb | 下载：0

[VHDL编程] 8255

说明：Verilog语言描述的Intel8255 IP Core，本人已经在某项目中经过了物理验证的，可直接用于FPGA综合或ASIC综合。
<David.Mr.Liu> 在 2024-11-20 上传 | 大小：6kb | 下载：0

[VHDL编程] 16550

说明：UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。-UART16550 compatible serial communication controller, Verilog language descr iption, the use of Altera Cyclone series FPGA
<David.Mr.Liu> 在 2024-11-20 上传 | 大小：10kb | 下载：0

[VHDL编程] 100vhdl0621

说明：VHDL经典教程100例含有100个常用硬件源代码-100 cases of classic VHDL Tutorial contains 100 commonly used hardware source code
<bestyuan111> 在 2024-11-20 上传 | 大小：237kb | 下载：0

[VHDL编程] ADC0809

说明：adc0809数模转换芯片fpga控制程序
<conanhfl> 在 2024-11-20 上传 | 大小：56kb | 下载：0

[VHDL编程] firOK

说明：17阶FIR滤波器VHDL代码及说明文档 下载立即可以仿真-17FIR 瞬 VHDL 爰?说 牡 苑
<fangyingjie> 在 2024-11-20 上传 | 大小：1005kb | 下载：0

[VHDL编程] 080505_vga

说明：流水灯，用七段数码管代替LED灯，流水间隔1秒，数码管显示“门”-Water lamp, used in lieu of Seven-Segment LED digital tube lights, water interval 1 seconds, digital tube displays
<王传辉> 在 2024-11-20 上传 | 大小：244kb | 下载：0

[VHDL编程] keyword

说明：关于KEIL C语言的键盘扫描程序,其中有些不对的地方请给修改
<> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] div

说明：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实
<王子> 在 2024-11-20 上传 | 大小：2kb | 下载：0