资源列表
[VHDL编程] Read_SPI_ADC
说明:This VHDL code takes a clock, reset, Capture_EN and SPI data LT2315 ADC and generates SPI_CLK and SPI_nCS of it and reads 12-bit serial data ADC and returns 12-bit parallel data.-This VHDL code takes a clock, reset, Capt<Hossein> 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] altera-TimeQuest_User_Guide
说明:alter时序约束的开发者手册,从官方直接拿到的。-altera timing handbook,directly got xilinx.<程云> 在 2024-11-17 上传 | 大小:3.76mb | 下载:0
[VHDL编程] xilinx-tcl
说明:Xilinx脚本约束手册,从官方直接拿到的,对Xilinx FPGA开发很有用的。-Xilinx tcl handbook, directly got Xilinx。<程云> 在 2024-11-17 上传 | 大小:2.45mb | 下载:0
[VHDL编程] i2c_master_top
说明:I2C控制总线的顶层描述verilog代码,选项中没有verilog语言,故选择VHDL-The function descr iption of I2C bus top level<Luke> 在 2024-11-17 上传 | 大小:2kb | 下载:0
[VHDL编程] i2c_master_bit_ctrl
说明:I2C控制总线主机,按照字节写设计的verilog代码,由于选项中没有verilog这项,因此选择VHDL-I2C control bus master, according to the byte write verilog code design, because the option is not verilog this, so choose VHDL<Luke> 在 2024-11-17 上传 | 大小:2kb | 下载:0
[VHDL编程] i2c_master_byte_ctrl
说明:I2C控制总线按照word写,用verilog实现的主机写功能-I2C control bus according to the word write and write functions implemented by host verilog<Luke> 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] i2c_slave_model
说明:I2C控制总线的重机模型,用于验证I2C设计是否实现了功能描述-I2C bus control heavy machine model, used to verify whether the design implements I2C Functional Descr iption<Luke> 在 2024-11-17 上传 | 大小:2kb | 下载:0
[VHDL编程] tst_bench_top
说明:I2C控制总线的测试平台testbench,用于验证I2C主机冲击交互的正确性-I2C control bus test platform testbench, used to verify the correctness of the interaction I2C master impact<Luke> 在 2024-11-17 上传 | 大小:2kb | 下载:0
[VHDL编程] VHDL-Gray-code
说明:基于vhdl格雷码设计代码,调试过没错误。-Gray code design based on VHDL code, debugging didn t mistake.<谢正伟> 在 2024-11-17 上传 | 大小:91kb | 下载:0
[VHDL编程] divider7_50
说明:一个关于占空比为50 的七分频器,是各个公司面试经常考试的题目-A 50 duty on seven dividers, each company for an interview is often the subject of examination<邓智浩> 在 2024-11-17 上传 | 大小:7mb | 下载:0