[VHDL编程] 81245password

说明：八位密码锁的控制电路，当从拨码开关输入的八位二进制数与密码（预置八位二进制数）相等时，输出开锁信号以驱动执行机构工作，用红灯亮、绿灯熄灭表示关锁，用绿灯亮、红灯熄灭表示开锁。-Eight locks control circuit, when the DIP switch input eight binary number and password (preset bit binary number) are equal, the o
<古德美尔> 在 2024-11-18 上传 | 大小：205kb | 下载：0

[VHDL编程] two_ADF4350_vhdl_code

说明：该程序实现：控制两个ADF4350的VHDL程序；多个选通信号的编码。-The realization of the program control: two ADF4350 VHDL program a plurality of gate signal coding.
<王乔> 在 2024-11-18 上传 | 大小：4kb | 下载：0

[VHDL编程] three_ADF4350_verilog_code

说明：该verilog代码实现对三个ADF4350的控制，并附带一个测试程序。-The Verilog code to achieve control of the three ADF4350, with a test program.
<王乔> 在 2024-11-18 上传 | 大小：2kb | 下载：0

[VHDL编程] uart_tx

说明：用Verilog实现通过上位机向串口发送多帧数据，并具有抗噪功能-Implementation serial port receive more fr a me data by software use Verilog, and has the function of the resist noise
<熊少> 在 2024-11-18 上传 | 大小：26kb | 下载：0

[VHDL编程] booth_mux4

说明：基于verilog的4位booth算法编写-Written on verilog of 4 booth algorithm
<pilanjian> 在 2024-11-18 上传 | 大小：2kb | 下载：0

[VHDL编程] my_clock01

说明：用VHDL语言实现电子钟功能，用不同模块按时分秒显示-To achieve the electronic clock function with VHDL language
<赵海兵> 在 2024-11-18 上传 | 大小：8kb | 下载：0

[VHDL编程] chenxu

说明：序列检测其设计，检测11100110。并通过七段显示译码器显示。- Sequence Detection its design, testing 11100110.And through the seven-segment display decoder display.
<谢英才> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] DDSIP

说明：该程序实现了正弦函数与余弦函数数据的产生，可作为其他模块的输入信号（可以直接调用）-The program implements a sinusoidal function and cosine function data can be used as an input signal to other modules (direct call)
<于子轩> 在 2024-11-18 上传 | 大小：1.14mb | 下载：0

[VHDL编程] 4

说明：数控分频器设计。包括偶数分频，和奇数分频。- NC divider design. It includes an even divide, and odd division.
<谢英才> 在 2024-11-18 上传 | 大小：314kb | 下载：0

[VHDL编程] AD9910

说明：基于AD9910的Verilog程序，实现QPSK调制，只要再加少量代码就可实现8PSK调制-Based on Verilog AD9910 procedure, realization of QPSK modulation, just add a small amount of code can achieve 8PSK modulation
<> 在 2024-11-18 上传 | 大小：5kb | 下载：0

[VHDL编程] kairukaichu

说明：电力系统保护装置中使用的开入开出程序，只需要修改地址便可以跟DSP等配合使用。-The use of open power system protection device in a program, only need to modify the address can be used with DSP together.
<wangfei> 在 2024-11-18 上传 | 大小：152kb | 下载：0

[VHDL编程] Cordic-arithmetic-pipeline

说明：FPGA实现基于Cordic算法的流水线结构设计，相关verilog语言代码-FPGA to realize the Cordic code
<孙永林> 在 2024-11-18 上传 | 大小：224kb | 下载：0