[VHDL编程] chronograph

说明：VHDL记秒的一个小程序（测试通过，en为使能端高电平有效）-VHDL seconds recorded in a small program (the test, en to enable effective high-end)
<qlz> 在 2024-11-19 上传 | 大小：7kb | 下载：0

[VHDL编程] coreFFT_AR_3_0

说明：FFT算法VHDL生成器（Actel公司提供)-FFT algorithm for VHDL Generator (Actel offers)
<zhan> 在 2024-11-19 上传 | 大小：1.34mb | 下载：0

[VHDL编程] Dual_port_RAM

说明：Verilog语言实现的算端口模块（Dual_port_ram)-Verilog language operators realize the port module (Dual_port_ram)
<zhan> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] XilinxFpgaDesignAndTest

说明：Xilinx fpga 设计培训中文教程,比较好的学习FPGA入门的教程-Xilinx fpga design training for Chinese curricula, better start learning FPGA Tutorial
<songqitao> 在 2024-11-19 上传 | 大小：6.03mb | 下载：0

[VHDL编程] VHDL

说明：_TENNIS 基于FPGA的乒乓球游戏硬件电路的设计与实现，有完整的 代码，并有PDF详细说明如何 VHDL - www_pudn_com.files-_TENNIS Table tennis game based on the FPGA hardware circuit design and realization of a complete code, and a detailed account of how PDF has V
<张渊杰> 在 2024-11-19 上传 | 大小：8kb | 下载：0

[VHDL编程] signal

说明：产生sinx＋cosx波形 用于正交调制得测试信号 一次输出正交和同相分量 verilog语言-Sinx cosx generate quadrature modulation waveforms for a test signal and an output quadrature-phase component with the Verilog language
<杨洁> 在 2024-11-19 上传 | 大小：225kb | 下载：0

[VHDL编程] baseband_mod

说明：baseband基带调制编码，还有vhdl硬件实现，matlab仿真
<xiaohuaifeng> 在 2024-11-19 上传 | 大小：4.61mb | 下载：0

[VHDL编程] baseband_demod

说明：baseband解调，vhdl硬件实现，matlab仿真-baseband demodulation, vhdl hardware realize, matlab simulation
<xiaohuaifeng> 在 2024-11-19 上传 | 大小：8.41mb | 下载：0

[VHDL编程] Nios

说明：nois 2cpu 硬件实现编程，在fgja上实现软核-nois 2cpu hardware programming, in the realization of soft-core fgja
<xiaohuaifeng> 在 2024-11-19 上传 | 大小：1.12mb | 下载：0

[VHDL编程] DPSK

说明：dpsk调制编码 vhdl硬件实现，和nios结合，实现软件无线-DPSK modulation coding VHDL hardware implementation, and the Nios combining software wireless
<xiaohuaifeng> 在 2024-11-19 上传 | 大小：19.38mb | 下载：0

[VHDL编程] clock

说明：vhdl写的电子钟例程，包括多个文件，者的参考。内容简练。作为教学用的。-write VHDL electronic bell routines, including more than documents, the reference. Concise content. Used as the medium of instruction.
<cathy> 在 2024-11-19 上传 | 大小：4kb | 下载：0

[VHDL编程] 5bit-adder-subtracter

说明：5 bits 的加法器與減法器合併電路之原始程式製作 -5 bits of the adder circuit combined with the subtraction of the original browser program production
<dajen> 在 2024-11-19 上传 | 大小：52kb | 下载：0