[VHDL编程] AMBAcode(vhdl)

说明：vhdl实现的amba代码-realize the AMBA VHDL code
<sk> 在 2024-11-19 上传 | 大小：197kb | 下载：0

[VHDL编程] SDRAMconntrol

说明：SDRAM控制器的设计与VHDL实现 是pdf格式的。在工程中实现过-SDRAM Controller Design with VHDL realize is pdf format. In the projects implemented
<hjx> 在 2024-11-19 上传 | 大小：135kb | 下载：0

[VHDL编程] Verilog_FIFO_ram

说明：一个可以综合的Verilog 写的FIFO存储器，word格式-An integrated Verilog wrote FIFO memory, word format
<hjx> 在 2024-11-19 上传 | 大小：19kb | 下载：0

[VHDL编程] Modelsimbaiwen2

说明：该资料里边集合了Modelsim的经典提问，是学习Modelsim仿真的好资料-The information inside the ModelSim classic collection of questions, learning good information ModelSim Simulation
<蔡钟宇> 在 2024-11-19 上传 | 大小：407kb | 下载：0

[VHDL编程] clk_2div

说明：vhdl语言编写的2分频器代码，简单易懂-VHDL language 2 prescaler code, easy-to-read
<张昆> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明：FPGA 学习 .再学习 .谢谢!啥得啊,还不够呢!-FPGA learning. And study again. Thank you! What was, ah, it is not enough!
<彭小兵> 在 2024-11-19 上传 | 大小：4kb | 下载：0

[VHDL编程] dfX8BLn9

说明：是一個用verilog寫成的加法器電路,可把七個元件加起來-Is a written with Verilog adder circuit, can add up to seven components
<張凱婷> 在 2024-11-19 上传 | 大小：84kb | 下载：0

[VHDL编程] CortexM3

说明：This example shows how to use CortexM3 Bit-Band access to perform atomic read-modify-write and read operations on a varaible in SRAM.
<kz02bcxg> 在 2024-11-19 上传 | 大小：180kb | 下载：0

[VHDL编程] Verilog_golden

说明：这是verilog黄金参考指南的中文版本，对学习verilog有很大帮助！-This is a Verilog Golden Reference Guide to the Chinese version of Verilog are very helpful to learn!
<houlongting> 在 2024-11-19 上传 | 大小：300kb | 下载：0

[VHDL编程] full_adder3

说明：三位全加器的源代码，和测试代码，用Verilog HDL实现的！-The three full adder of the source code, and test code, using Verilog HDL to achieve!
<陈吉成> 在 2024-11-19 上传 | 大小：35kb | 下载：0

[VHDL编程] thefirstexampleforQuartuslearners

说明：一个完整的QUARTUS设计例子，初学QUARTUS的人必看！-Quartus a complete design example, a person must-see Quartus beginner!
<钱能> 在 2024-11-19 上传 | 大小：1.85mb | 下载：0

[VHDL编程] Ethernet_verilog_ip_core

说明：Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核，对学习verilog语言和以太网有很大帮助。-Ethernet (Ethernet) verilog ip core language used verilogHDL Ethernet soft-core, learning Verilog language and Ethernet are very helpful.
<houlongting> 在 2024-11-19 上传 | 大小：882kb | 下载：0