资源列表
[VHDL编程] Test_Bench
说明:波形发生器.经典双进程状态机.相应加法器的测试向量-Waveform generator. Classic dual-process state machine. Corresponding adder test bench<周斌> 在 2024-11-19 上传 | 大小:6kb | 下载:0
[VHDL编程] acordwithram
说明:一个牛人写的很快且不用状态机的动态RAM接口,VHDL编写-A cow were to write quickly and do not have the state machine dynamic RAM interface, VHDL prepared<john> 在 2024-11-19 上传 | 大小:6kb | 下载:0
[VHDL编程] dul_ram(yk)
说明:关于双口RAM的Verilog HDL源码-On the dual-port RAM in Verilog HDL source<123> 在 2024-11-19 上传 | 大小:3kb | 下载:0
[VHDL编程] Manchester
说明:基于FPGA/CPLD,采用VHDL语言的曼彻斯特的编解码实现。还包含曼彻斯特码的说明文档。-Based on FPGA/CPLD, using VHDL language codec Manchester realize. Manchester code also includes documentation.<周水斌> 在 2024-11-19 上传 | 大小:171kb | 下载:0