资源列表
[VHDL编程] wtut_ver.ZIP
说明：码表程序，完整的verilog工程文件，完整的工程设计流程，包含时序约束，ip核的嵌入，以及DCM模块的使用-Stopwatch program, complete verilog project file, complete engineering design process, including the timing constraints, ip nuclear embedding, as well as the use of<luojian> 在 2025-01-28 上传 | 大小：455kb | 下载：0
[VHDL编程] Verilog--Tutorial
说明：Verilog语言的入门教程，包含语言的结构，命令字符，标示符等语法的使用，以及各种入门的测试例程等。-Verilog language tutorial, including the structure of the language, the command character, identifiers etc. the use of grammar, and a variety of entry test routines.<孙开环> 在 2025-01-28 上传 | 大小：4.47mb | 下载：0
[VHDL编程] CJQ-V1.0-fpga
说明：实现FPGA对AD芯片AD7060的控制，程序代码的注释很多，易学易懂，适合初学者学习使用-it is good ...<gh> 在 2025-01-28 上传 | 大小：2.24mb | 下载：0
[VHDL编程] UART_Trans
说明：一个用来测试FPGA工作是否正常的程序，主要功能是串口数据的发送-An FPGA is working properly used to test the procedure, the main function is to transmit serial data<许闯> 在 2025-01-28 上传 | 大小：1.72mb | 下载：0
[VHDL编程] Altera_FPGA_CPLD
说明：Altera_FPGA_CPLD学习笔记 特权整理完善-Altera_FPGA_CPLD study notes privilege perfect finishing<灵湖仙梦> 在 2025-01-28 上传 | 大小：23kb | 下载：0
[VHDL编程] Verilog-Template
说明：verilog 常用功能模块的实例，代码可以直接复制使用-verilog examples of commonly used function modules, the code can be directly copied using<sml> 在 2025-01-28 上传 | 大小：13kb | 下载：0
[VHDL编程] ethernet.tar
说明：verilog写的以太网硬件模型，使用xilinx FPGA，ieee802.3ae-an ethernet model in Verilog，using a Xilinx FPGA，and the function：IEEE 802.3ae Media Access Control (MAC) Parameters, Physical Layers, and Management Parameters for 10 Gb/s O<AricSnow> 在 2025-01-28 上传 | 大小：770kb | 下载：0
[VHDL编程] ARITHMETIC
说明：算术乘法器，这是我自己设计的算术乘法器，是用VHDL语言设计的，希望对大家有帮助-Arithmetic multiplier, this is my own design arithmetic multiplier, is designed with VHDL language, and they hope to help everyone<liuchuan> 在 2025-01-28 上传 | 大小：1kb | 下载：0