[VHDL编程] FPGA

说明：基于FPGA的数字频率计,实现频率测量，测量范围从1hz到10m-FPGA-based digital frequency meter, to achieve frequency measurement, measuring range from 1hz to 10m
<郑勇勇> 在 2025-02-02 上传 | 大小：45kb | 下载：0

[VHDL编程] DDS_8bit_5_7yigai

说明：DDS函数信号发生,基于fpga的DDS函数信号发生器，已在黑金版上验证。-DDS Function happen fpga-based DDS Function Generator has been verified on the black gold version.
<陈航> 在 2025-02-02 上传 | 大小：5.7mb | 下载：0

[VHDL编程] music-playing-hardware-circuit

说明：使用quartus6.0编写的乐曲硬件演奏电路（选项中没那个软件，所以在这儿注释了）通过按键实现简易音乐的通过蜂鸣器播放。具体的引脚定义这里不好多说什么，选择的芯片不同，引脚锁定也不同，这边用的芯片EP2C6Q240C8-Use quartus6.0 write music playing hardware circuit (option not that software, so here annotated) through the
<洪建峰> 在 2025-02-02 上传 | 大小：574kb | 下载：0

[VHDL编程] 8051Core

说明：这是个基于FPGA的IP核型MCS51单片机+频率计设计实验。-This is a type of FPGA-based IP core MCS51 MCU+ frequency meter design experiments.
<洪建峰> 在 2025-02-02 上传 | 大小：882kb | 下载：0

[VHDL编程] AD0809-sampling-RS232

说明：这是个AD0809信号采集与频谱分析电路设计，里面包含RS232接口通信状态机，LPM-RAM数据缓冲，A/D采样控制状态机，RS232通信适配电路。-This is an AD0809 signal acquisition and spectrum analysis circuit design, which includes RS232 interface communication state machine, LPM-RAM d
<洪建峰> 在 2025-02-02 上传 | 大小：1.48mb | 下载：0

[VHDL编程] AD0809_MOTO

说明：这是个ADC采样控制状态机设计及电机控制设计。-This is the ADC sampling control state machine design and motor control designs.
<洪建峰> 在 2025-02-02 上传 | 大小：38kb | 下载：0

[VHDL编程] div2

说明：一种触发器电路的实现方案，效果还可以。速度也比较快。经过方针验证，可以运行。-One kind of flip-flop circuit implementations, the effect can be. Speed 椠猀 relatively fast. After verification guidelines, you can run.
<远征> 在 2025-02-02 上传 | 大小：186kb | 下载：0

[VHDL编程] V-6-FPGA-Configure-Guide

说明：Xilinx公司的Virtex-6配置指南，是详细的官方指南-Virtex-6 configuration guide Xilinx company, is the official guide
<fxx> 在 2025-02-02 上传 | 大小：1.96mb | 下载：0

[VHDL编程] zhongji

说明：基于vhdl的dds信号发生器程序，具有一致十k调频功能，输出32k及64k正弦波-Based on the dds signal generator vhdl program has a consistent ten k FM function, 32k and 64k sine wave output
<yjl> 在 2025-02-02 上传 | 大小：2.22mb | 下载：0

[VHDL编程] uart

说明：RS232串口的应用实例，其中用到了FIFO-RS232 serial port application, which uses a FIFO
<sdhgood> 在 2025-02-02 上传 | 大小：3.71mb | 下载：0

[VHDL编程] juanji_3_3

说明：自己写的3*3的高斯卷积模板，用Verilog在ISE上写的-Write your own 3x3 Gaussian convolution mask, using Verilog write on the ISE
<刘恒建> 在 2025-02-02 上传 | 大小：3.76mb | 下载：0

[VHDL编程] sig_control

说明：交通信号灯的verilog实现，里面包含有源程序和仿真图。-Verilog realize traffic lights, which contains the source code and simulation diagram.
<彭琦> 在 2025-02-02 上传 | 大小：2.79mb | 下载：0