[VHDL编程] welecome_key

说明：Verilog编写的按键控制串口的发送数据，接收的数据通过数码管显示-Verilog prepared by the buttons control the serial port to send data, receive data through the digital display
<李子豪> 在 2025-02-02 上传 | 大小：196kb | 下载：0

[VHDL编程] shiyan_1

说明：这是一个VHDL的程序，计数器程序实现输入输出从1到8的记数，完成这样的一个功能。-This is a VHDL program, program counter input and output from count 1 to 8, to complete such a feature.
<方成全> 在 2025-02-02 上传 | 大小：480kb | 下载：0

[VHDL编程] modelsim_image_processing

说明：使用fpga开发图像处理时往往会遇到各种困难，调试周期比较长，尤其是输入输出接口。但我们想先研究算法，所以这里给出了一个工具，可以帮助我们实现这个功能。这个工具作为辅助工具，算法实现部分可以通过modelsim来完成-Image processing using fpga development often will encounter various difficulties, debug cycle is relatively lo
<zhaojkun> 在 2025-02-02 上传 | 大小：1.94mb | 下载：0

[VHDL编程] frequency_counter

说明：基于等精度方法的的频率测量的verilog代码，结合单片机使用-Based methods such as precision frequency measurement of the verilog code, combined MCU
<langyu> 在 2025-02-02 上传 | 大小：8.48mb | 下载：0

[VHDL编程] fre_count

说明：基于等精度测量的频率计，结合单片机使用，说明详细。-Based on the measurement precision frequency meter, etc., combined MCU
<langyu> 在 2025-02-02 上传 | 大小：344kb | 下载：0

[VHDL编程] fpga10elevator

说明：能实现10层楼的载客电梯控制，基于方向优先原则，一共分为四个模块。-To achieve the 10-storey passenger elevator control, based on direction priority principle, total is divided into four modules.
<石侠军> 在 2025-02-02 上传 | 大小：470kb | 下载：0

[VHDL编程] ddsProm

说明：dds 频率可控，32位 输出为12位 已含有.hex文件，直接装载致ROM即可~-dds frequency-controlled, 32-bit output is 12 already contains. hex file can be loaded directly caused ROM ~
<jiangzhe> 在 2025-02-02 上传 | 大小：12kb | 下载：0

[VHDL编程] ds18b20

说明：基于BASYS2开发板的DS18B20多功能温度计。 1.温度测量,四位数码管显示 2.温度上下限设置 3.超温报警 4.自制重力感应(4路水银开关)-BASYS2 development board based on DS18B20 multifunction thermometer. 1 temperature measurement, four digital display 2 upper and lower t
<潘健森> 在 2025-02-02 上传 | 大小：775kb | 下载：0

[VHDL编程] TLC549_ADC

说明：AD转换经过测试之后验证，能稳定输出采样数据，达到基本的设计要求和功能。-Tested verified after AD conversion, can stabilize the output sample data, designed to meet the basic requirements and capabilities.
<珍宝> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog_xiaodou

说明：Verilog的消抖设计，这两篇都是我的精华，并且经过开发板的测试验证，我想对大家会很有帮助的。-The debounce Verilog design, which two are my essence, and after development board test validation, I think would be helpful to everyone.
<珍宝> 在 2025-02-02 上传 | 大小：30kb | 下载：0

[VHDL编程] shumaguan

说明：７段数码管测试：以动态扫描方式在８位数码管“同时”显示０--7 动态显示的方法是，按一定的频率轮流向各个数码管的COM端送出低电平，同时送出对应的数据给各段-7-segment digital tube test: dynamic scanning in eight digital tube "simultaneously" Showing 0- 7 Dynamic display method is to rotate at
<珍宝> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] exercise

说明：功能简单的测试文件,主要是对于初学者自己玩玩就好了-simple and easy
<David> 在 2025-02-02 上传 | 大小：5kb | 下载：0