[VHDL编程] ripple_adder8

说明：这是一个简单的8位行波进位加法器的verilog代码，可以综合。-The code implement ripple_adder.
<黄春晓> 在 2025-02-02 上传 | 大小：31kb | 下载：0

[VHDL编程] SF2_USB_tutorial

说明：Microsemi SmartFusion2 USB实验教程，包括FPGA和M3两部分程序-Microsemi SmartFusion2 USB experimental curricula, including the two-part program FPGA and M3
<yedong> 在 2025-02-02 上传 | 大小：23.18mb | 下载：0

[VHDL编程] liushuideng

说明：基于verilog语言，cpld实现的流水灯的程序代码-Based on verilog language, cpld achieve light water code
<Zhouyang> 在 2025-02-02 上传 | 大小：201kb | 下载：0

[VHDL编程] uart

说明：uart source code using vhdl
<samred> 在 2025-02-02 上传 | 大小：3kb | 下载：0

[VHDL编程] EX8

说明：累计进位加法器和超前进位加法器，数字逻辑课程作业-Cumulative carry lookahead adder and adder, digital logic course work
<silverymoon> 在 2025-02-02 上传 | 大小：196kb | 下载：0

[VHDL编程] vhdl

说明：通信系统中，HDB3码使用VHDL语言的仿真，实用性强。-Communication systems, HDB3 code simulation using VHDL language, and practical.
<肖厦> 在 2025-02-02 上传 | 大小：14.53mb | 下载：0

[VHDL编程] Synchronous_Design-of-huawei

说明：华为公司在进行FPGA/CPLD设计时针对毛刺干扰及时序匹配所采取的同步化策略-Huawei making FPGA/CPLD design and timing match against glitch synchronization strategies adopted
<张炽> 在 2025-02-02 上传 | 大小：324kb | 下载：0

[VHDL编程] LED-xianshi---yimaqi

说明：7段LED显示译码器的设计 采用文本输入设计方法，通过编写VHDL语言程序，完成7段LED显示译码器的设计并进行时序仿真。 2、 设计完成后生成一个元件，以供更高层次的设计调用。 -7-segment LED display decoder design using text input design method, by writing VHDL language program, complete the seven-seg
<杨帆> 在 2025-02-02 上传 | 大小：53kb | 下载：0

[VHDL编程] series_rxd_timing

说明：接收异步串口数据，将数据写到接收fifo中，可设置超时来接收多字节数据，当设置超时时间内未出现数据，ready信号有效，表示接收完整数据包，可从fifo中读取数据。-Receive asynchronous serial data, the data is written to the receiving fifo, you can set the timeout to receive multi-byte data, set the
<ppt555> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] UltraSensor-Vram-V8

说明：Verilog语言编写的FPGA程序，有串口收发引擎代码，AD初始化采集代码,键盘扫描代码-FPGA Verilog language program, a serial port transceiver engine code, AD initialization acquisition code, the keyboard scan codes
<guowuye> 在 2025-02-02 上传 | 大小：2.27mb | 下载：0

[VHDL编程] RAM_VHDL

说明：用VHDL描述了一个32KBit的独立的读写时钟、使能、地址的双口RAM，-VHDL descr iption of a 32KBit with independent read and write clock, enable, address the dual-port RAM,
<dengyaohui> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] MULTIPLICATER_AND_ADDER

说明：本程序描述了实现函数y=ax+b（a和b 都为小于1的8bit小数）的硬件电路描述，最后得到的结果只取了整数部分，为8 bit输出，并且对小数部分四舍五入了。-This procedure describes the implementation function y = ax+b (a and b are less than 1 8bit decimal) descr iption of the hardware circuit, t
<dengyaohui> 在 2025-02-02 上传 | 大小：1kb | 下载：0