[VHDL编程] E01

说明：basys2开发板组合逻辑电路演示，输入为SW-0和SW-1,输出为LED0-LED5-basys2 development board combinational logic demo，there are two input,SW0 and SW1. output is LED0-LED5
<> 在 2025-02-03 上传 | 大小：164kb | 下载：0

[VHDL编程] memory_cores

说明：包括标准的FIFO的设计以及一种通用的CACHE设计。-failed to translate
<单梦骏> 在 2025-02-03 上传 | 大小：35kb | 下载：0

[VHDL编程] Verilog-HDL-Synthesis-=

说明：Verilog HDL Synthesis A Practical Primer-failed to translate
<吴朕> 在 2025-02-03 上传 | 大小：4.8mb | 下载：0

[VHDL编程] traffic

说明：基于FPGA的交通灯控制系统，使用verilog语言书写，quartus II运行-FPGA—veriliog,Light controlor system
<叶风华> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] naozhong

说明：万年历并且带闹钟功能，时间可调,闹钟可调，还有响铃-failed to translate
<罗格> 在 2025-02-03 上传 | 大小：338kb | 下载：0

[VHDL编程] cal

说明：verilog设计计算器顶层模块，无下层模块需自行添加-verilog based calculator
<LYY> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] spiV

说明：FPGA spi通信协议，很全，大家参考，希望对大家有用。-Fpga spi Communication protocol, very full, we refer to the hope that useful.
<马梦宇> 在 2025-02-03 上传 | 大小：2.52mb | 下载：0

[VHDL编程] FIFO.VHD

说明：VHDL实现FIFO，模块化，可以直接使用。
<1269197367@qq.com> 在 2013-05-04 上传 | 大小：1.87kb | 下载：0

[VHDL编程] coregen_overview

说明：core generator vhdl book
<joshua dorafshan> 在 2025-02-03 上传 | 大小：240kb | 下载：0

[VHDL编程] coregen_tutorial

说明：core generator vhdl book
<joshua dorafshan> 在 2025-02-03 上传 | 大小：345kb | 下载：0

[VHDL编程] robust_ahb_matrix_latest.tar

说明：Advanced high performance bus usin matrix method
<PRASANNA KUMAR> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] mb-tutorial

说明：core generator vhdl book
<joshua dorafshan> 在 2025-02-03 上传 | 大小：397kb | 下载：0