资源列表
[VHDL编程] chunge
说明:Xilinx FPGA verilog 数字钟-Xilinx FPGA verilog digital clock<zhouyufeng> 在 2025-02-07 上传 | 大小:1.81mb | 下载:0
[VHDL编程] TimingTheWorld_Decimal
说明:计时,最短时间为100Hz,BASYS2 board,FPGA 可以在7-Segment上显示时间。-Timing the world<Mao Yimeng > 在 2025-02-07 上传 | 大小:281kb | 下载:0
[VHDL编程] DE2_Simple_Socket_Example
说明:DE2板子上的Simple_Socket_Example,可以供大家参考-DE2 board Simple_Socket_Example, for your reference<tracy> 在 2025-02-07 上传 | 大小:1.08mb | 下载:0