[VHDL编程] qiangdaqi

说明：使用vhdl语言设计的一个四人参加的智力竞赛抢答计时器。当有某一参赛者首先按下抢答开关时，响应显示灯亮并伴有声响，此时抢答器不再接受其他输入信号。电路具有回答问题时间控制功能。要求回答问题时间小于100s（显示为0—99），时间显示采用倒计时方式。当达到限定时间时，的发出声响以示警告。 -Using VHDL language design four people to participate in the quiz answer
<陈小龙> 在 2025-02-09 上传 | 大小：188kb | 下载：0

[VHDL编程] qicheweideng

说明：使用vhdl语言设计的汽车尾灯控制电路。用六个发光二极管模拟6个汽车尾灯（汽车尾部左,右各3个），用两个开关作为转弯控制信号（一个开关控制右转弯，另一个开关控制左转弯）。当汽车往前行驶时（此时两个开关的都未接通），6个灯全灭。当汽车转弯时，若右转弯（即右转开关接通），右边3个尾灯从左至右顺序亮灭，左边3个灯全灭；若左转弯（即左转开关接通），左边3个尾灯从右至左顺序亮灭，右边3个灯全灭。当左、右两个开关同时接通时，6个尾灯同时明、暗闪烁。
<陈小龙> 在 2025-02-09 上传 | 大小：134kb | 下载：0

[VHDL编程] shuzizhong

说明：使用vhdl语言设计电子钟。具有时、分、秒计数功能，且以24小时循环计时。计时结果要用6个数码管分别显示时、分、秒的十位和个位。具有清零功能。 -Use vhdl languages ​ ​ designed electronic clock. Has hours, minutes, seconds count and a 24-hour cycle timing. The timing results use
<陈小龙> 在 2025-02-09 上传 | 大小：315kb | 下载：0

[VHDL编程] jiaotongdeng

说明：使用vhdl语言设计交通信号灯。由一条主干道和一条支干道汇合成十字路口，在每个入口处设置红、绿、黄三色信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外。主干道处于常允许通行的状态，支干道有车来时才允许通行，主、支干道均有车时，两者交替允许通行，主、支干道每次放行时间不得短于30S，在每次由绿灯亮到红灯亮的转换过程中，要亮4S黄灯作为过渡。 -Using vhdl language design tr
<陈小龙> 在 2025-02-09 上传 | 大小：56kb | 下载：0

[VHDL编程] watch

说明：使用vhdl设计数码管显示的秒表； 能够准确的计时并显示； 开机显示00.00.00； 用户可以随时清零、暂停、计时；最大记时59分钟，最小精确到0.01秒。-Vhdl design digital display stopwatch accurate timing and display boot display 00.00.00 Users can be cleared at any time, suspend, timing
<陈小龙> 在 2025-02-09 上传 | 大小：338kb | 下载：0

[VHDL编程] lsd

说明：用VHDL语言编写的流水灯，通过调试可用，希望可以给大家借鉴。-Light water using VHDL language, available through debugging, I hope you can learn from everyone.
<吴达> 在 2025-02-09 上传 | 大小：151kb | 下载：0

[VHDL编程] saomiao

说明：用VHDL语言编写的行列式键盘扫描程序，已经调试可用，希望对用到键盘的同学有所帮助。-Determinant keyboard scanning procedures, already using VHDL language debugging can be helpful to students to use the keyboard.
<吴达> 在 2025-02-09 上传 | 大小：122kb | 下载：0

[VHDL编程] seg7_move

说明：用VHDL语言编写的数码管动态显示程序，已经调试可用。-Digital dynamic display using VHDL language program debugging has been available.
<吴达> 在 2025-02-09 上传 | 大小：126kb | 下载：0

[VHDL编程] ADV715

说明：it is a vhdl code it is a vhdl codei t is a vhdl codei t is a vhdl codei t is a vhdl codei t is a vhdl code-it is a vhdl code it is a vhdl codeit is a vhdl codeit is a vhdl codeit is a vhdl codeit is a vhdl codeit is a v
<comp> 在 2025-02-09 上传 | 大小：11kb | 下载：0

[VHDL编程] delay

说明：一个基于FPGA的VHDL编写的延时程序。-A delay procedures based on FPGA VHDL written.
<wuqi > 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] RS232

说明：RS232与FPGA的通信程序，经过QUARTUS II 7.1的测试，结果正确-RS232 communication program and FPGA, QUARTUS II 7.1 test results, correct
<zzy> 在 2025-02-09 上传 | 大小：462kb | 下载：0

[VHDL编程] baseband-code-generator-program

说明：基带码发生器程序设计与仿真.doc 源码程序并带有详细的注释，值得一看-The baseband code generator program design and simulation. Doc
<无名> 在 2025-02-09 上传 | 大小：46kb | 下载：0