[VHDL编程] fp_adder

说明：this a code for implimenting floating point adder on FPGA -this is a code for implimenting floating point adder on FPGA
<mohammad> 在 2025-02-09 上传 | 大小：3kb | 下载：0

[VHDL编程] PWM_Module

说明：Very clean design of a PWM module made in structural VHDL. Lower blocks are behavioral.Designed in Quartus 9.0,
<nada> 在 2025-02-09 上传 | 大小：1.63mb | 下载：0

[VHDL编程] filtro_hdlcoder

说明：Example project of a filter designed in MATLAB and exported to VHDL.
<nada> 在 2025-02-09 上传 | 大小：2.06mb | 下载：0

[VHDL编程] Dip_PB_LED

说明：4 bit counter. 1 Push Button (PB) and 1 Dip Switch (DP)are inputs. 4 Leds (common anode) are outputs.
<nada> 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] ADC

说明：analog to digital converson programmed in VHDL
<JT_LADINO> 在 2025-02-09 上传 | 大小：464kb | 下载：0

[VHDL编程] rs232_receive_control

说明：RS232 receive control in VHDL
<JT_LADINO> 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] rs232_receiver

说明：receiver RS-232 programmed in VHDL
<JT_LADINO> 在 2025-02-09 上传 | 大小：3kb | 下载：0

[VHDL编程] rs232_transmitter

说明：tranmitter RS232 programmed in VHDL
<JT_LADINO> 在 2025-02-09 上传 | 大小：2kb | 下载：0

[VHDL编程] epcverilogTimer

说明：用verilog编写的epc的仿真定时器。用quartus2 仿真-Epc prepared with verilog simulation timer. Simulation with quartus2
<weiyi> 在 2025-02-09 上传 | 大小：43kb | 下载：0

[VHDL编程] DVBS_variable_interpo_ation_rate_in_the_CIC_filter

说明：DVBS中可变插值率CIC滤波器设计及其FPGA实现-DVBS variable interpolation rate in the CIC filter design and FPGA implementation
<saxon> 在 2025-02-09 上传 | 大小：256kb | 下载：0

[VHDL编程] LCD_display_frequency

说明：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的--高4位进行动态显示。小数点表示是千位，即KHz。 -Frequency meter. With 4-digit display that can automatically count the results of seven decimal automatically select a valid data- high four dynamic displ
<魏晖> 在 2025-02-09 上传 | 大小：102kb | 下载：0

[VHDL编程] 1553encoder

说明：1553曼彻斯特编码的verilog代码 -1553 Manchester coding verilog code
<丁伟> 在 2025-02-09 上传 | 大小：1kb | 下载：0