[VHDL编程] my_apll_calcoeff

说明：在设计锁相环时，二阶环路滤波器的系数设计极为重要，本程序可以用于FPGA设计锁相环时计算所需的参数。-It is important to calculate a tow order loop filter,when designing a phase locked loop.This program can be used in designing a phase locked loop based FPGA or DSP direc
<gl> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] I2c

说明：integreated circuit for serial communication on the chip
<rajesh> 在 2025-04-24 上传 | 大小：29kb | 下载：0

[VHDL编程] test

说明：利用VHDL 编程AD9910 产生DDS -Use of the VHDL programming AD9910 DDS
<helen> 在 2025-04-24 上传 | 大小：409kb | 下载：0

[VHDL编程] caitiao

说明：彩条发生器的源程序，适合电子通信的eda课程设计。-The source of the color bar generator, suitable for electronic communications the eda course design.
<刘月> 在 2025-04-24 上传 | 大小：2kb | 下载：0

[VHDL编程] AD-conversion-using-LTC1298

说明：AD conversion using LTC1298
<kostas> 在 2025-04-24 上传 | 大小：10kb | 下载：0

[VHDL编程] qam

说明：This is a simple QAM modulator demodulator with testbench included.
<maperna> 在 2025-04-24 上传 | 大小：44kb | 下载：0

[VHDL编程] cic_core

说明：cic积分梳状滤波器的verilog代码-the cic integral comb filter verilog code
<李雪利> 在 2025-04-24 上传 | 大小：87kb | 下载：0

[VHDL编程] rs232_interface

说明：RS232串行接口verilog代码和测试-Verilog code and testing of the RS232 serial interface
<李雪利> 在 2025-04-24 上传 | 大小：39kb | 下载：0

[VHDL编程] ethernet_tri_mode

说明：三速以太网接口模块verilog源码和测试-Triple-speed Ethernet interface module verilog source code and test
<李雪利> 在 2025-04-24 上传 | 大小：2.95mb | 下载：0

[VHDL编程] fir_filter_generator

说明：FIR有限冲击响应滤波器verilog代码和测试-FIR finite FIR filter verilog code and test
<李雪利> 在 2025-04-24 上传 | 大小：1.76mb | 下载：0

[VHDL编程] viterbi_decoder_axi4s

说明：Viterbi译码器的verilog代码和测试-Verilog code and testing of the Viterbi decoder
<李雪利> 在 2025-04-24 上传 | 大小：18.05mb | 下载：0

[VHDL编程] spi_slave

说明：SPI的verilog源代码，可以和DSP2812通信，已经试过，可行。-SPI verilog source code
<达达> 在 2025-04-24 上传 | 大小：1kb | 下载：0