[VHDL编程] FPGA_Equalizer

说明：使用Verilog编写的信道均衡器，可以有效解决抗多径问题，ISE12.2下编译通过-Written in Verilog channel equalizer can be an effective solution to anti-multipath, ISE12.2 compiled by
<洪依> 在 2025-04-25 上传 | 大小：385kb | 下载：0

[VHDL编程] Fivelift-VHDL

说明：用VHDL语言以及状态机实现五层电梯控制器。-VHDL language and the state machine to achieve the five-story elevator controller.
<王峰> 在 2025-04-25 上传 | 大小：7kb | 下载：0

[VHDL编程] 135geshili

说明：135个经典设计实例基于Verilog，经典实用-135 classic examples of design based on Verilog
<haha> 在 2025-04-25 上传 | 大小：113kb | 下载：0

[VHDL编程] clock

说明：基于VHDL的时钟设计，功能齐全，适合初学者参考。-VHDL-based clock design, the complete reference for beginners.
<李玉生> 在 2025-04-25 上传 | 大小：116kb | 下载：0

[VHDL编程] Traffic-light--Control-VHDL

说明：用VHDL语言描述的实现十字路*通信号灯控制的程序。-Crossroads traffic lights control procedures described in VHDL language.
<王峰> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] jiafa

说明：实现AD采样进来的5路信号相加、比较，判决，输出控制码 实现数字自动增益控制-AD sample the incoming signal sum, comparison, judgment, and output control codes to implement digital AGC
<谭振伟> 在 2025-04-25 上传 | 大小：1.04mb | 下载：0

[VHDL编程] FPGA

说明：FPGA串口通信 Verilog -FPGA UART uartFPGA UART
<杨倩> 在 2025-04-25 上传 | 大小：107kb | 下载：0

[VHDL编程] FPGA_GOOD

说明：FPGA面试题目集锦 FPGA面试题目集锦-FPGA interview questions highlights FPGA interview subject highlights
<王勋志> 在 2025-04-25 上传 | 大小：209kb | 下载：0

[VHDL编程] state-machine-diagram

说明：第6章 状态机图及其应用 Chapter 6 of the state machine diagram and its application-Chapter 6, the state machine diagram and its application of Chapter 6 of the state machine diagram and its application
<王勋志> 在 2025-04-25 上传 | 大小：434kb | 下载：0

[VHDL编程] ad7991

说明：ad7991驱动程序 适合于ad79XX系列芯片驱动-ad7991 driver suitable for ad79XX series chip driver
<zhangxinpan> 在 2025-04-25 上传 | 大小：317kb | 下载：0

[VHDL编程] div16_dff

说明：该项目用D触发器设计了一个基于VHDL的16分频的分频器，其中包括仿真时序图。-Of the project design with D flip-flop frequency divider 16 points based on VHDL, including simulation timing diagram.
<longdonghuo> 在 2025-04-25 上传 | 大小：144kb | 下载：0

[VHDL编程] frediv3

说明：该工程设计了一个3分频器。电路结构由D触发器和与非门组成，包括工程完整，时序仿真图。-The project has designed a 3-divider. The circuit structure consists of a D flip-flop and NAND gate, including complete engineering simulation, timing diagram.
<longdonghuo> 在 2025-04-25 上传 | 大小：141kb | 下载：0