资源列表

« 1 2 ... .22 .23 .24 .25 .26 2727.28 .29 .30 .31 .32 ... 4311 »

[VHDL编程WORDFILE

说明:VHDL WILE FILE 可以在ue 通用文件-VHDL WILE FILE for ue programing
<liu> 在 2025-02-26 上传 | 大小:26kb | 下载:0

[VHDL编程pinlvji

说明:利用单片机实现数字频率计,4位数码管显示-Single-chip digital frequency meter, 4 digital tube display
<田亮> 在 2025-02-26 上传 | 大小:14kb | 下载:0

[VHDL编程CODE

说明:code for floating point multiplication
<nag> 在 2025-02-26 上传 | 大小:19kb | 下载:0

[VHDL编程DDS-VERILOG

说明:DDS的信号发生器verilog代码 可直接用于编程 已经测试-Verilog code of the DDS signal generator which can be used directly in the programming has been tested
<佘琪> 在 2025-02-26 上传 | 大小:3kb | 下载:0

[VHDL编程aes

说明:AES is a code encryptioin function after RC5.
<dodo> 在 2025-02-26 上传 | 大小:3kb | 下载:0

[VHDL编程C51-Clock-display(LED)

说明:这是实验室教学中的程序,实现小时,分钟,秒的显示,通过数码管显示出来,请做参考-The program is tested in teaching. can display the hour,minute,second in LED by C51.thank you
<张珂> 在 2025-02-26 上传 | 大小:1kb | 下载:0

[VHDL编程MAX_II_RevC_brd

说明:Altera CPLD开发板原理图和PCB -Altera CPLD
<19820521> 在 2025-02-26 上传 | 大小:1.53mb | 下载:0

[VHDL编程four_five

说明:FPGA的VERILOG的小数分频,可以对任意小数分频,准确-FPGA is good for your study of your verilog langer
<hushi> 在 2025-02-26 上传 | 大小:228kb | 下载:0

[VHDL编程prjadd

说明:vhdl计数器,在quartus81下调试通过-vhdl counter code. the code is passed with quartus81
<林琳> 在 2025-02-26 上传 | 大小:829kb | 下载:0

[VHDL编程New-Microsoft-Word-Document

说明:general code for counter
<lucifer> 在 2025-02-26 上传 | 大小:19kb | 下载:0

[VHDL编程Copy-of-New-Microsoft-Word-Document

说明:pn-random code generator
<lucifer> 在 2025-02-26 上传 | 大小:19kb | 下载:0

[VHDL编程Copy-(2)-of-New-Microsoft-Word-Document

说明:pn random code gerator fast
<lucifer> 在 2025-02-26 上传 | 大小:19kb | 下载:0
« 1 2 ... .22 .23 .24 .25 .26 2727.28 .29 .30 .31 .32 ... 4311 »

源码中国 www.ymcn.org