[VHDL编程] MY-DDS

说明：利用altera公司的FPGA使用verilog语言实现DDS功能 外加DA 可将数字信号转换成标准正弦信号-Altera FPGA use verilog language of DDS functions plus DA converts digital signals into a standard sine signal
<李枫> 在 2025-03-04 上传 | 大小：1.25mb | 下载：0

[VHDL编程] PC_WR_EEPROM

说明：利用altera公司的FPGA使用verilog语言实现对EEPROM的读和写的功能 利用串口发送数据-Altera FPGA verilog language to achieve the serial port to send data to the EEPROM read and write
<李枫> 在 2025-03-04 上传 | 大小：2.24mb | 下载：0

[VHDL编程] tube_driver

说明：利用altera公司的FPGA使用verilog语言描述了数码管的驱动电路以实现数码管显示功能-Altera FPGA verilog language descr iption of the digital control drive circuit to digital tube display
<李枫> 在 2025-03-04 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-BASIC-DES

说明：采用vhdl实现DES算法，有详细的设计理论。为电子科技大学研究生论文。-VHDL realize the use of DES algorithm, a detailed design theory. For the University of Electronic Science and Technology Graduate thesis.
<邓秀华> 在 2025-03-04 上传 | 大小：2.42mb | 下载：0

[VHDL编程] 1

说明：vhdl model file used for simulation and modellinf purposes
<pawelkk2> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] FPGA_Oscilloscope

说明：基于的fpga的示波器硬件电路系统。详细的给出来示波器系统的电路结构。-Based on the FPGA oscilloscope hardware circuit system. Detailed give out oscilloscope system circuit structure.
<邓秀华> 在 2025-03-04 上传 | 大小：78kb | 下载：0

[VHDL编程] src

说明：基于的fpga的示波器的FPGA实现的。详细的给出来示波器系统的各种逻辑功能。-Based on the FPGA oscilloscope FPGA realization. Detailed to the oscilloscope system various logic functions.
<邓秀华> 在 2025-03-04 上传 | 大小：44kb | 下载：0

[VHDL编程] LED-DLP

说明：基于FPGA技术的LED投影系统，该论文详细介绍看如何利用逻辑编程的方式实现投影系统。-FPGA technology based on LED projection system, the paper introduced how to use logic programming way to achieve projection system.
<邓秀华> 在 2025-03-04 上传 | 大小：2.03mb | 下载：0

[VHDL编程] science-1

说明：FPGA versus ASIC Comparison
<b t krishna> 在 2025-03-04 上传 | 大小：402kb | 下载：0

[VHDL编程] muthuram4

说明：Xilinx mppt for pv module
<M.Muthuramalingam> 在 2025-03-04 上传 | 大小：8kb | 下载：0

[VHDL编程] Rader17.v

说明：DFT Implementation with Rader Algorithm. 17 points DFT verilog implementation design.
<zi> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL-for-Datapath

说明：MIPS CPU with Mulicycle Datapath. This is a custom RISC processor implemented to achieve the function of "lw, sw, add, sub, and, or, beq, j" Mem.vhd - memory buffer.vhd - buffer ALUcon.vhd - Alu controller pc.vhd
<zi> 在 2025-03-04 上传 | 大小：8kb | 下载：0