[VHDL编程] clk_div2_4_8_16_32_64_128

说明：Divide by 2,4,8,16,32,64,128 clock divider
<kavya> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] counter_decrement

说明：counter which counts from 15 to 0,15 to 1 ,15 to 2 similarly till 15 to 15
<kavya> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ripple_carry_adder

说明：ripple carry adder instantiated by full adder
<kavya> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] alu_32bit_tb

说明：alu 32 bit using opcode which performs certain operation
<kavya> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] UART

说明：UART transmitter and Receiver
<kavya> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] wendang

说明：这篇文档是基于vhdl语言的关于数字温度计的设计-This document is based on vhdl language design on the digital thermometer
<zizi> 在 2025-03-17 上传 | 大小：8kb | 下载：0

[VHDL编程] dynamic-voltage-scaling

说明：用硬件描述语言编写的用于片上系统的低功耗的动态电压调节算法-Dynamic Voltage Scaling Algorithm designed in verilog Hard Descr iption Language using for low power of soc chips and some other pipelined design！
<吴晓青> 在 2025-03-17 上传 | 大小：191kb | 下载：0

[VHDL编程] LED

说明：LED电子工程师必备知识，讲述LED显示器的原理，驱动设计等，有图有真相。-LED electronic engineers essential knowledge about the principles of LED displays, drive design, there are pictures and the truth.
<wang> 在 2025-03-17 上传 | 大小：3.37mb | 下载：0

[VHDL编程] and_gate

说明：入门知识：与门用VHDL语言如何描述，并正确掌握VHDL语言的规范写法-Started: VHDL language and how to describe the door, and the right to master the VHDL language specification writing
<sun > 在 2025-03-17 上传 | 大小：131kb | 下载：0

[VHDL编程] or_gate1

说明：入门知识：或门用VHDL语言如何描述，并正确掌握VHDL语言的规范写法-Started: VHDL language or how to describe the door, and the right to master the VHDL language specification writing
<sun > 在 2025-03-17 上传 | 大小：100kb | 下载：0

[VHDL编程] EEPROM

说明：夏宇文老师书中的EEPROM，包括EEPROM,EEPROM_RW,SOURCE,TOP，仅用于测试I2C等。不能综合-Xia Yuwen teacher book EEPROM, including EEPROM, EEPROM_RW, SOURCE, TOP, I2C, etc. for testing only. Can not be integrated
<jshouc> 在 2025-03-17 上传 | 大小：91kb | 下载：0

[VHDL编程] flash02

说明：一个我自己写的FPGA读写FLASH代码，在QUARTUS 下用verilog编写，falsh的型号是k9f5608u0d,经测试可以用。-I wrote a FLASH FPGA to read and write code, written in QUARTUS next with verilog, falsh model is k9f5608u0d, can be tested.
<郑荣> 在 2025-03-17 上传 | 大小：1.23mb | 下载：0