资源列表
[VHDL编程] fonts-for-coding
说明:A good font for all the programers. and it s so nice and so beautiful.<shikelangNo1> 在 2025-03-19 上传 | 大小:110kb | 下载:0
[VHDL编程] 1_02_FullAdd4
说明:四位元全加器,為Verilog/VHDL構成的IP模組電路-4bit fulladder<ytkao> 在 2025-03-19 上传 | 大小:12kb | 下载:0
[VHDL编程] 1_d_ff_bottom_top
说明:D flip flop,由verilog 以bottom_top 形式構成的IP電路模組 -the verilog of D flip flop bottom_top architecture<ytkao> 在 2025-03-19 上传 | 大小:165kb | 下载:0
[VHDL编程] 2_d_ff_top_dowm
说明:D flip flop,由verilog 以top down形式構成的IP電路模組 -D flip flop by verilog top down<ytkao> 在 2025-03-19 上传 | 大小:126kb | 下载:0
[VHDL编程] Electronic-clock
说明:实现电子钟的计时和设定时间的功能,简单明了-To realize the electronic clock timing and time setting function.Simple and clear<程俊雄> 在 2025-03-19 上传 | 大小:136kb | 下载:0
[VHDL编程] vhdl-knowlege
说明:VHDL培训教程,内容浅显易懂,可当做学习课件和教程,简单易学-VHDL training course, the content easy to understand, can serve as a learning courseware and tutorials, easy to learn<lucy> 在 2025-03-19 上传 | 大小:370kb | 下载:0
[VHDL编程] termination
说明:FPGA端口电平配置的工程文件,可以实现不同的端口配置,包括PECL,TTL,LVDS等,关键是看引脚分配的.UCF文件-FPGA termination,pull-up,pull-down<hzh> 在 2025-03-19 上传 | 大小:241kb | 下载:0