资源列表
[VHDL编程] splitscreen
说明:分屏算法,将一个屏分为两个屏,两个屏的像素等于一个屏的像素-splitscreen algorithm,used to split one screen into two screen<quhaihui> 在 2025-03-20 上传 | 大小:1kb | 下载:0
[VHDL编程] Four-Responder
说明:(1)设计用于竞赛抢答的四人抢答器; .有多路抢答,抢答台数为4; .具有抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,并报警; .能显示超前抢答台号并显示犯规警报; (2) 系统复位后进入抢答状态,当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声想起,直至该路按键松开,显示牌显示该路抢答台号; -(1) is designed to answer in the four competit<薛静> 在 2025-03-20 上传 | 大小:9kb | 下载:0
[VHDL编程] Altera-memory
说明:这个软件是altera 芯片对SPIflash的一个控制程序,里面读写测试已经通过。-spi flash code for VHDL<周明> 在 2025-03-20 上传 | 大小:123kb | 下载:0
[VHDL编程] Traffic-light-design
说明: (1) 能显示十字路口东西、南北两个方向的红、黄、绿的指示状态; • 用两组红、黄、绿三色灯作为两个方向的红、黄、绿灯,能实现正常的倒计时功能; • 用两组数码管作为东西和南北方向的到计时显示,显示时间为红灯55秒、绿灯50秒、黄灯5秒; *(2) 按S1键后,能实现特殊状态功能: • 显示到计时的两组数码管闪烁; • 计数器停止计数并保持在原来的状态; • 东<薛静> 在 2025-03-20 上传 | 大小:10kb | 下载:0
[VHDL编程] VHDL-routines
说明:滤波器设计 模数转换 多数表决器 任意整数模的VHDL例程-Filter design module conversion BiaoJueQi any of the most analog VHDL routines<geegee> 在 2025-03-20 上传 | 大小:183kb | 下载:0
[VHDL编程] FPGA-M-sequence-generator
说明:FPGA VHDL 语言M序列发生器,可以帮助各位需要的朋友探讨研究-FPGA VHDL language M-sequence generator, can you help a friend in need of research<38578720> 在 2025-03-20 上传 | 大小:392kb | 下载:0