资源列表

« 1 2 ... .24 .25 .26 .27 .28 229.30 .31 .32 .33 .34 ... 4311 »

[VHDL编程verilogfifo

说明:verilog HDL实现先进先出栈,不含测试文件-verilog HDL achieve first-in first-out stack, non-test document
<zzm> 在 2025-04-30 上传 | 大小:1kb | 下载:0

[VHDL编程verilog_multiplier

说明:verilog实现16*16位乘法器,带测试文件-verilog achieve 16* 16 multiplier, with test documents
<zzm> 在 2025-04-30 上传 | 大小:25kb | 下载:0

[VHDL编程VHDLDPLL

说明:比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。-relatively good technical article, "based on VHDL DPLL the design" a key part of the source code.
<李湘鲁> 在 2025-04-30 上传 | 大小:164kb | 下载:0

[VHDL编程HXRJTD

说明:这是本人在Max plus2环境下用VHDL语言编的交通灯控制程序。做EDA课程设计的朋友可以下来参考参考。-This is my Max plus2 environment with VHDL addendum to the traffic lights control procedures. EDA design courses so friends from the reference reference.
<> 在 2025-04-30 上传 | 大小:737kb | 下载:0

[VHDL编程DDS_SINWAVE

说明:matlab下,用dspbuilder实现dds模块产生正弦波的源码,-Matlab and used to achieve dds dspbuilder produce sine module source code,
<孙昱> 在 2025-04-30 上传 | 大小:69kb | 下载:0

[VHDL编程PSKmoudel

说明:matlab下,使用dspbuilder实现的psk调制模块的源码-Matlab, the use of dspbuilder realized psk modulation source module
<孙昱> 在 2025-04-30 上传 | 大小:18kb | 下载:0

[VHDL编程ASKmoudel

说明:
<孙昱> 在 2025-04-30 上传 | 大小:125kb | 下载:0

[VHDL编程comple_mult

说明:matlab下,使用dspbuilder实现的复数乘法器模块的源码-Matlab, the use of the plural dspbuilder achieve multiplier module FOSS
<孙昱> 在 2025-04-30 上传 | 大小:13kb | 下载:0

[VHDL编程iictestbench

说明:vhdl写的完整i2c代码,有仿真文件,是清华的人写的,质量可靠,请大家交流,qq:398087764-vhdl the integrity i2c write code, simulation document, the writers of Qinghua, reliable quality, Please exchange qq : 398087764
<sunwei> 在 2025-04-30 上传 | 大小:209kb | 下载:0

[VHDL编程fir_finall

说明:
<刘东> 在 2025-04-30 上传 | 大小:1kb | 下载:0

[VHDL编程verilog-som

说明:拿verilog编写的som(自适应神经网络算法),用于障碍物检测,基于FPGA可综合实验,已经在altera的cylcone上实现-Canal verilog prepared som (adaptive neural network algorithm) for obstacle detection. Based on FPGA synthesis experiments, in altera achieve the cylcone
<刘索山> 在 2025-04-30 上传 | 大小:5kb | 下载:0

[VHDL编程uart-verilog-vhdl

说明:拿verilog和vhdl编写的串口通信代码(可综合)-with vhdl and verilog prepared by the serial communication code (synthesis)
<刘索山> 在 2025-04-30 上传 | 大小:288kb | 下载:0
« 1 2 ... .24 .25 .26 .27 .28 229.30 .31 .32 .33 .34 ... 4311 »

源码中国 www.ymcn.org