[VHDL编程] fpga_spi

说明：文件中包含有用fpga实现isp接口的源码，以及和处理器接口，测试时处理器是ARM7。-document contains useful fpga achieve isp Interface source, as well as the processor interface, testing is ARM7 processor.
<张创贞> 在 2025-05-01 上传 | 大小：2.06mb | 下载：0

[VHDL编程] FPGA_TENNIS

说明：基于FPGA的乒乓球游戏硬件电路的设计与实现，有完整的VHDL代码，并有PDF详细说明如何下载及跳线设置，并在GW48系列开发平台上下载调试成功-FPGA-based table tennis game hardware circuit design and realization of a complete VHDL code. and a detailed account of how the PDF download and ju
<wyy> 在 2025-05-01 上传 | 大小：304kb | 下载：0

[VHDL编程] VHDL-ysw

说明：
<杨仕伟> 在 2025-05-01 上传 | 大小：2kb | 下载：0

[VHDL编程] CUS_SPI-VHDL

说明：此为VHDL的SPI通信代码，全部在一个压缩包中，请仔细阅读后再使用．-this as VHDL code SPI communication, all in a compressed package, please read carefully before use.
<藏瑞> 在 2025-05-01 上传 | 大小：4kb | 下载：0

[VHDL编程] ug_fifo

说明：可综合的FIFO存储器，全部在一个压缩包中，测试过，可以使用．-be integrated FIFO memory, all in a compressed package, tested, can be used.
<藏瑞> 在 2025-05-01 上传 | 大小：496kb | 下载：0

[VHDL编程] CRC-Verilog

说明：此是进行循环冗余效验的Verilog编码，适合多种标准，如CRC16-this Cyclic Redundancy is well-tested Verilog code for a variety of criteria, such as CYXLIC REDUNDANCY
<藏瑞> 在 2025-05-01 上传 | 大小：3kb | 下载：0

[VHDL编程] samll

说明：这是一组Verilog的代码小程序，适合新手练习使用．-This is a group of small Verilog code procedures for the use of novice practitioners.
<藏瑞> 在 2025-05-01 上传 | 大小：9kb | 下载：0

[VHDL编程] DE2_D5M

说明：在Quartus ii 10.0的环境下，实现了从D5M摄像头中读取Bayer数据并转化为RGB，通过SDRAM缓存，VGA控制器，输出到显示屏的Verilog代码-In Quartus ii 10.0 Read Bayer format from D5M camera and convert to RGB format, through SDRAM, output on VGA port.
<Aaron> 在 2025-05-01 上传 | 大小：209kb | 下载：0

[VHDL编程] firISPdesign

说明：fir ISP design fir VHDL VHDL编程滤波的硬件描述语言实现，包括VHDL语言和verilog语言-fir fir VHDL design ISP programming VHDL hardware descr iption of the filter language , including the VHDL language and verilog
<xiong> 在 2025-05-01 上传 | 大小：110kb | 下载：0

[VHDL编程] IP_SPI

说明：spi总线的vhdl代码，试了试可以用。希望能对开发者有所帮助。-spi bus vhdl code Shileshi can use. The hope is to help developers.
<李鸣> 在 2025-05-01 上传 | 大小：336kb | 下载：0

[VHDL编程] Verilog_FPGA_fp

说明：用Verilog实现基于FPGA的通用分频器-using Verilog FPGA-based Universal Frequency Divider
<xiong> 在 2025-05-01 上传 | 大小：122kb | 下载：0

[VHDL编程] verilog_latch

说明：verilog实现锁存器，共有四个文件，包含测试文件-verilog achieve latches, a total of four documents, including test paper
<zzm> 在 2025-05-01 上传 | 大小：1kb | 下载：0