说明:实时钟的设计,能通过SPI总线改变时钟初值。-The design of real-time clock, the clock through the SPI bus to change the initial value. <zfw> 在 2025-03-26 上传
| 大小:231kb | 下载:0
说明:含有时钟及测试模块,有时分秒年月日周的判定和自动计时跑动功能。-Contains a clock and test modules, month, day and sometimes every second week to determine the timing and automatic running function. <zfw> 在 2025-03-26 上传
| 大小:2kb | 下载:0
说明:这是和FPGA和单片机的通信的接口技术,包含有电路图和原理-This is a communication microcontroller and FPGA and interface technology, including a circuit diagram and schematic <潘宝振> 在 2025-03-26 上传
| 大小:136kb | 下载:0
说明:verilog VGA 显示的参考资料,有助于迅速掌握FPGA的VGA接口技术-verilog VGA display reference information that helps to grasp the technology of FPGA VGA interface <林> 在 2025-03-26 上传
| 大小:809kb | 下载:0