[VHDL编程] FPGA_CLOCK

说明：影响FPGA设计中时钟因素的探讨，比较详细，对设计很好帮助-Factors affecting the FPGA design of the clock, more detailed, well-designed to help
<张理> 在 2025-04-08 上传 | 大小：237kb | 下载：0

[VHDL编程] SPI

说明：SPI协议文档，中英文对照，对开发者有很大帮助-SPI protocol document, in Chinese and English, are very helpful for developers
<张理> 在 2025-04-08 上传 | 大小：1.37mb | 下载：0

[VHDL编程] clkdiv

说明： 一个二分频的verilog代码-A divide-the verilog code
<王明> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-based-design-vending-machines

说明：本系统采用了Altera的开发软件的Quarts II。该软件平台进行数字电路设计和仿真的方法；阐述了VHDL（Very High Speed Integrated Circuit Hardware Descr iption Language）语言的一些特点及语法结构；介绍了自动售货机系统的基本原理、系统组成和主要功能；并分析讨论了用VHDL语言开发自动售货机系统的设计流程。本设计利用Altera公司的开发软件Quartus II平台，
<> 在 2025-04-08 上传 | 大小：213kb | 下载：0

[VHDL编程] VEND

说明： 自动售货机，可投5 角和一元两种硬币； （2） 饮料单价为2.5 元； （3） 系统能够根据用户输入的硬币，判断钱币是否足够，当所投硬币达到或者超过购买者所选面值时，则根据顾客的要求自动售货，并找回剩余的硬币，然后回到初始状态，当所投硬币面值不够时，则给出提示，并通过一个复位键退回所投硬币。然后回到初始状态。 -Vending Machine
<> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] ABC_100

说明：此为modelsim在进行逻辑综合时需要使用的abc_100仿真库-Simulation library for Section 14.7.5 abc_100 technology cells.
<> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] VENDTEST

说明：此为实现第14.7.9章所需的激励文件 该代码为门级RTL描述。-Stimulus file to verify Section 14.7.9 the functionality of gate vs. RTL descr iption.
<> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] VEND

说明：此为第14.7.8章的门级描述代码 实现的的自动售报机 文件名为vend.gv，注意与vend.v区分-gate level descr iption Section 14.7.8 of a FSM for a newspaper vending machine
<> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] c8051f120

说明：C8051f120单片机的部分开发程序资源，其中包括了外部ram测试程序、单片机产生PWM载波、函数库、恒流源控制、交流恒流源-C8051f120 MCU part of the development program resources, including external ram test program, the microcontroller generates the PWM carrier, library, consta
<alone> 在 2025-04-08 上传 | 大小：514kb | 下载：0

[VHDL编程] spi_controller

说明：SPI控制器，基于VERILOG描述，分模块设计，共6个模块，时钟产生模块，移位模块，主模块，从模块，定义模块，顶层模块。-SPI controller, based on the VERILOG descr iption, sub-module design, a total of six modules, clock generation module, shift module, main module, from the mod
<Liuhuan> 在 2025-04-08 上传 | 大小：481kb | 下载：0

[VHDL编程] build-a-simple-project

说明：EXCD-1可编程片上系统 实验例程EDK部分 之建立一个简单的工程 -EXCD-1 programmable system on chip test routine part of the EDK project to build a simple
<魏帅> 在 2025-04-08 上传 | 大小：3.78mb | 下载：0

[VHDL编程] add-an-IP-to-EDK-hardware-design

说明：EXCD-1 可编程片上系统 实验例程中的EDK部分 功能：添加一个IP 到硬件设计-EXCD-1 programmable system on chip experimental part of the routine to add an IP to EDK hardware design
<魏帅> 在 2025-04-08 上传 | 大小：3.99mb | 下载：0