[VHDL编程] URAT_VHDL_program_simulation

说明：主要实例演示fpga串口通信程序与仿真，对初级入门者有帮助-Prime example of the demonstration and simulation fpga serial communication program, help for junior beginners
<yxm> 在 2025-04-08 上传 | 大小：30kb | 下载：0

[VHDL编程] sdr_test

说明：sdram读写测试程序，带modsim仿真文件-verilog code of reading and writing of sdram, with modsim simulation test file.
<黄铭> 在 2025-04-08 上传 | 大小：2.2mb | 下载：0

[VHDL编程] DE2ban70foudianyuansuan

说明：自定义指令进行运算,比较性能，开发环境为quartus。开发板为DE2-70-Custom instructions for operation, comparative performance, development environment for quartus.
<刘慧> 在 2025-04-08 上传 | 大小：27.05mb | 下载：0

[VHDL编程] 21EDA_PWM

说明：针对是21EDA的开发板，实现PWM的功能。 -Development board for the 21EDA achieve the PWM function. I need to communicate can be added QQ 522919928
<刘慧> 在 2025-04-08 上传 | 大小：19.3mb | 下载：0

[VHDL编程] DE2_70_NIOS_10

说明：针对DE2-70的sopc builder 可用于nios的学习。-DE2-70 for the sopc builder for nios learning.
<刘慧> 在 2025-04-08 上传 | 大小：1.97mb | 下载：0

[VHDL编程] ocs-dpsk

说明：利用目前最顶级光通信仿真软件VPI平台，此程序可以仿真实现在光载射频系统中的抑制载波差分相移调制（OCS-DPSK）调制格式-Optical communications using the most top VPI simulation software platform, this program can be simulated to achieve the optical carrier suppressed-carrier R
<> 在 2025-04-08 上传 | 大小：5kb | 下载：0

[VHDL编程] Quartus-II-10.1-Handbook--Volume-3

说明：design debugging of VHDL-the design of limited status in VHDL
<zz> 在 2025-04-08 上传 | 大小：955kb | 下载：0

[VHDL编程] xiaodou

说明：主要用于4x4键盘输入消抖，消抖作为键盘操作的主要考虑因素，因此在Verilog消抖具有重要的作用。-Used 4x4 keyboard debounce, debounced keyboard operation as a major consideration, so shaking in Verilog consumer has an important role.
<changlingku> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] SAP1pond

说明：SAP1 Using VHDL instead of presenting in Proteus
<CaST> 在 2025-04-08 上传 | 大小：577kb | 下载：0

[VHDL编程] FPGA-realise-the-SPI-code

说明：用verilog实现的SPI程序，还在modelsim中编写了testbetch文件，非常适合初学者做SPI实验，做一遍包括quartus应用及modelsim仿真都会了-Implementation of SPI with verilog program, also write the testbetch modelsim file, ideal for beginners to do SPI experiment, do it ag
<万鹏> 在 2025-04-08 上传 | 大小：294kb | 下载：0

[VHDL编程] signal

说明：EP2C5Q208C8 verilog 产生m序列 50M晶振分频得到时钟，可以选择10种时钟- -！-EP2C5Q208C8 verilog 50M m-sequences generated by dividing the crystal clock, you can choose from 10 clock--!
<> 在 2025-04-08 上传 | 大小：1017kb | 下载：0

[VHDL编程] AM-FM-software-radio

说明：用FPGA开发AM，FM接收机的论文，外国人写的，我已实现-FPGA development using AM, FM receiver paper, written by foreigners, I realized
<chenblue> 在 2025-04-08 上传 | 大小：280kb | 下载：0