[VHDL编程] honglvdeng

说明：Verilog HDL作为一种规范的硬件描述语言,被广泛应用于电路的设计中。他的设计描述可被不同的工具所支持,可用不同器件来实现。利用Verilog HDL语言自顶向下的设计方法设计交通灯控制系统，使其实现道路交通的正常运转，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Xilinx ISE6.02和ModelSim5.6完成综合、仿真。此程序通过下载到FPGA芯片后,可应用于实际的交通灯控制系统中。-Veril
<zhaomin> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] CPLD1270-I2C

说明：I2C总线是一种非常常用的串行总线，它操作简便，占用接口少。本程序介绍操作一个I2C总线接口的EEPROM AT24C02的方法，使用户了解I2C总线协议和读写方法。 实验过程是：按动开发板键盘某个键CPLD将拨码开关的数据写入EEPROM的某个地址，按动另外一个键，将刚写入的数据读回CPLD，并在数码管上显示。(sw0为写入，sw1为读出）-I2C bus is a very popular serial bus, it is s
<ql> 在 2025-04-24 上传 | 大小：482kb | 下载：0

[VHDL编程] VHDL-CPLD

说明：程序-自动售货机 基于CPLD、FPGA的程序-Program- the vending machine based on CPLD, FPGA program
<孙锁东> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] RAW2RGB

说明：数字图像处理，ccd，cmos rawtorgb-raw to rgb
<liuxuemin> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] sobel

说明：多级流水线8位sobel图像处理边缘检测程序-sobel edge detection
<chen> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] SDI_PassThr_SZ

说明：Xilinx SDI参考设计，Verilog/VHDL源代码和相关文档等-Xilinx SDI pass through Verilog/VHDL source code
<黄棋波> 在 2025-04-24 上传 | 大小：4.7mb | 下载：0

[VHDL编程] alu

说明：In computing, an arithmetic logic unit (ALU) is a digital circuit that performs arithmetic and logical operations. The ALU is a fundamental building block of the central processing unit (CPU) of a computer, and even the
<Andrew> 在 2025-04-24 上传 | 大小：2kb | 下载：0

[VHDL编程] pinlvji

说明：基于vhdl的等精度数字频率计，经验证，很好用-Based on VHDL precision digital frequency plan etc
<> 在 2025-04-24 上传 | 大小：359kb | 下载：0

[VHDL编程] dds

说明：基于vhdl的dds信号发生器，可产生方波，三角波，正弦波，幅度，频率，相位可调-The signal generator based on VHDL DDS, can produce square wave, triangle wave, sine wave, amplitude, frequency, phase can be adjusted
<> 在 2025-04-24 上传 | 大小：1.55mb | 下载：0

[VHDL编程] sin

说明：基于vhdl的正弦信号发生器，经验证，可作为单独模块使用-The sine signal generator based on VHDL, experience card
<> 在 2025-04-24 上传 | 大小：137kb | 下载：0

[VHDL编程] Counter24hour

说明：用VHDL语言编写的一个二十四进制计数器，一个脉冲输入引脚，一个复位输入端，四个BCD码输出端。与我另外的八个模块是配配套的。-A 24 binary counter programmed with VHDL language.A pulse input, a reset input, four output BCD code. It is one of my total 9 modules that are used to desig
<chzhsen> 在 2025-04-24 上传 | 大小：166kb | 下载：0

[VHDL编程] Counter60min

说明：VHDL语言编写的一个六十进制计数器（用于分钟），一个脉冲输入引脚，一个复位引脚，8个BCD码输出引脚，一个进位输出引脚。与我的其它8个模块配套构成一个数字钟。-A 60 binary counter(for minute) programmed with VHDL language.A pulse input, a reset input, eight BCD code output BCD code, a carry bit out
<chzhsen> 在 2025-04-24 上传 | 大小：203kb | 下载：0