[VHDL编程] AD_0809

说明：基于EDA技术的模拟量数字化接口技术的VHDL程序设计-EDA technology based on analog technology, digital VHDL Programming Interface
<hunaigang> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] Description-of-DES-with-VHDL

说明：用VHDL描述DES算法 用硬件的方式DES加解密 体现了硬件编程人一般思想-DES algorithm using VHDL descr iption of the way with hardware DES encryption and decryption hardware programming reflects the general thinking of people
<lichen> 在 2025-04-25 上传 | 大小：14kb | 下载：0

[VHDL编程] FeedBack_FSK_M30

说明：基于EDA技术的专用调制解调的VHDL语言设计-EDA technology based on specific design of modulation and demodulation of the VHDL language
<hunaigang> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] keyboard_QuDou

说明：基于EDA技术的键盘控制系统设计的VHDL程序-Keyboard based on EDA technology VHDL process control system design
<hunaigang> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] 24x24-booth

说明：可用的24位x24位的booth乘法器的verilog代码-24X24 booth muplily
<zhangyi> 在 2025-04-25 上传 | 大小：14kb | 下载：0

[VHDL编程] shuzizhong

说明：数字钟，数码管显示星期时间，4键为复位，1键加2键为加时间，1加3为减时间-Digital clock, digital display weeks, 4 button to reset a key plus 2 keys for added time, plus 3 to minus 1 time
<li> 在 2025-04-25 上传 | 大小：53kb | 下载：0

[VHDL编程] Digital-Communicating-System

说明：基于FPGA的数字通信系统，主要包含编译码模块，位同步模块，基于nios的片上系统合成模块。-FPGA-based digital communications system, the main module contains the encoding and decoding, bit synchronization modules, chip-based system nios synthesis module.
<何兴凯> 在 2025-04-25 上传 | 大小：233kb | 下载：0

[VHDL编程] 74-Hamming-code-encoder-and-decoder

说明：基于VHDL实现（7，4）汉明码的编码器和译码器-VHDL-based implementation (7,4) Hamming code encoder and decoder
<付沅键> 在 2025-04-25 上传 | 大小：3kb | 下载：0

[VHDL编程] CM-Goi-[Compatibility-Mode]

说明：tai lieu chuyen mach goi
<chuotcon313> 在 2025-04-25 上传 | 大小：36kb | 下载：0

[VHDL编程] VIDEO-STREAMING

说明：This the program for video streaming.-This is the program for video streaming.
<aryan> 在 2025-04-25 上传 | 大小：292kb | 下载：0

[VHDL编程] xiyiji

说明：VHDL模拟洗衣机运行过程，用数码管和LED，显示洗涤，漂洗，甩干三个过程分时操作，可手动选择，有倒计时有蜂鸣-VHDL simulation running washing machine, with digital control and LED, display washing, rinsing, drying three processes timeshare, you can manually select, there is
<刘云飞> 在 2025-04-25 上传 | 大小：989kb | 下载：0

[VHDL编程] PLL

说明：该测试程序用过Verilog HDL实现对PLL的分频，既频率管理功能-The Verilog HDL test procedure used to achieve the sub PLL frequency, only the frequency management function
<Henin Lu> 在 2025-04-25 上传 | 大小：3kb | 下载：0