[VHDL编程] CMMB中ldpc编码器的verilog代码

说明：CMMB中ldpc编码器的verilog代码 CMMB中的ldpc编码器采用H矩阵的做法进行 编码，通过对H矩阵的分解进行迭代进行 编码，比较复杂。此代码为发射端的源代码， 已经应用。
<swordmerry> 在 2012-05-12 上传 | 大小：1.62mb | 下载：2

[VHDL编程] ADPLL

说明：verilog ADPLL file with testbench.v
<> 在 上传 | 大小：25kb | 下载：2

[VHDL编程] sobel

说明：这是本人自己编写的可用于256*256大小的图像进行sobel边缘检测的vhd文件，可在QuartusII或MaxplisII下综合和仿真，并在FPGA上测试过。可以进行修改支持其他大小图像的sobel边缘检测，同时还可以实现其它的图像模块化处理算法，例如高斯滤波，平滑等。-this is my own preparation for the 256* 256 size of the image segmentation Edge Detection vhd document in the ne
<刘洋> 在 上传 | 大小：3kb | 下载：2

[VHDL编程] adder4

说明：verilog加法器,附加测试文件 可用modelsim 仿真实现-Verilog Adder, additional test file ModelSim simulation can be used to achieve
<luminous> 在 上传 | 大小：5kb | 下载：2

[VHDL编程] 1553_enc_dec

说明：1553b的编解码源程序 和仿真程序，fpga来实现的 vhdl语言 -1553B codec source code and simulation procedures, fpga to achieve the VHDL language
<朱宝军> 在 上传 | 大小：31kb | 下载：2

[VHDL编程] ahbapb

说明：AMBA2.0标准的AHB2APb桥，代码通过验证-AMBA2.0 standard AHB2APb Bridge, through the verification code
<LIANG> 在 上传 | 大小：4kb | 下载：2

[VHDL编程] ModelSim_License

说明：Altera Modesim破解版的LICENCE. 下载解压后: 1.直接运行mentorkg.exe(生成的license.txt拷贝到D:\altera\80\modelsim_ae\下或者mentorkg.exe拷贝到此目录下运行). 2.设置环境变量lm_license_file="D:\altera\80\modelsim_ae\license.txt" 3.搞定-Altera Modesim cracked version of the LICENCE. Decom
<xingyu> 在 上传 | 大小：306kb | 下载：2

[VHDL编程] ISPLEVER

说明：ispLEVER是LATTICE的CPLD、FPGA继承开发环境，ISPLEVER许可文件--ISPLEVER6.0-7.1的注册机-ispLEVER is LATTICE of CPLD, FPGA development environment succession, ISPLEVER license file- ISPLEVER6 .0-7.1 the Zhuceji
<陈荣> 在 上传 | 大小：265kb | 下载：2

[VHDL编程] halfband

说明：verilog写的39阶通带为20KHz的半带fir滤波器，经测试正确。-verilog halfband FIR
<lv> 在 上传 | 大小：1kb | 下载：2

[VHDL编程] CPLD-CRACK-SIEMENS-200PLC

说明：可用来破解分析西门子200 PLC与模块的通讯协议，基于ALTERA CPLD EPM240的设计. 需要配合分析板配套使用。-Analysis can be used to crack the Siemens 200 PLC and the communication protocol modules, based on the ALTERA CPLD EPM240 design. The need to tie in with the analysis supporting the
<wuzhen> 在 上传 | 大小：2kb | 下载：2

[VHDL编程] DW8051_ALL

说明：包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51论文: 基于IP 核的PSTN 短消息终端SoC 软硬件协同设计 Embedded TCP/ IP Chip Based on DW8051 Core 以8051为核的SOC中的万年历的设计 -DW8051 is desi
<myfingerhurt> 在 上传 | 大小：1.51mb | 下载：2

[VHDL编程] zhuanpan

说明：增量式光电编码器输出四分频脉冲计数，分别为A，B两路信号-Incremental optical encoder pulse count output frequency of a quarter, namely A, B two-way signal
<方培潘> 在 上传 | 大小：1kb | 下载：2